"서울시립대학교컴퓨터"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설1 전전설2 프로젝트 시립대학교 편입 서울시립대 편입 4 full adder 시립대 전자

판매자 표지는 다운로드시 포함되지 않습니다.

"서울시립대학교컴퓨터" 검색결과 101-120 / 636건

서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Post

Post-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10.24학번이름Professor조교IntroduceObjectUnderstand Combination Logic Circuit containing Flip-flop, and program this circuit with Verilog.Background KnowledgesFlip-flopFlip-flop is a circuit that has two stable states and can be used to ‘store’ state information.The circuit can be made to change state by signals applied to one or more control inputs and will have one or two outputs.Also, we call Flip-flop as Latch.S-R Flip-flopS-R Flip-flop is composed of Inputs, Clock and Outputs.Diagram of S-R Flip-flopS, R = Input, Q, /Q = Output, CLK = Clock.SRCLKQ00risingNo change10rising101rising011rising?The above is Truth table of S-R Flip-flop.J-K Flip-flopJ-K Flip-flop is composed of Inputs, Clock and Outputs like S-R Flip-flop.Diagram of J-K Flip-flopJ, K = Input, Q, /Q = Output, CLK = Clock.JKCLKQ00risingNo change10rising101rising011risingOutput ToggleThe above is Truth table of J-K Flip-flop.D Flip-flopJ-K Flip-flop is composed of only one input.Diagram of D Flip-flopJ, K = Input, Q, /Q = Output, CLK = Clock.DCLKQ0Rising01Rising1The above is Truth table of D Flip-flop.ToolsLaptop - ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] 병렬 데이터전송Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 Output을 지정한다. 그리고 Output은 Register로 할당한다.clk1이 positive edge(rising edge)일 때, 변수 data_in의 데이터를 변수 a에 옮긴다.clk2가 positive edge(rising edge)일 때, 변수 a의 값을 b에 옮긴다.Pin Assignment CodeBus Switch 1, 2, 3, 4를 Input data_in으로, LED 1, 2, 3, 4를 Output A로, LED 5, 6, 7, 8을 Output B로 설정해준다. CLOCK_DEDICATED_ROUTE = FALSE는 특정한 clock placement rule을 무시하고 place and route를 시행할 수 있도록 한다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench CodeSimulation of Parallel data transferBehavioral Simulation Result를 확인하면, clk1 or clk2가 발생할 때마다 output a or b가 변하는 것을 볼 수 있다. 따라서 코드를 넣고 하드웨어를 동작시키면 bus switch를 조작함에도 clk인 button switch를 누를 때에만 LED가 변할 것이다.[실험 2] SIPO(Serial Input Parallel Output) CircuitAdd SourceSource Code모듈을 지정해주고, 사용할 Input 및 Output을 지정한다. 그리고 Output q에 Register를 할당한다.always 구문은 clrn가 negative edge(falling edge)이거나 clk가 positive edge(rising edge)일 경우 실행한다.Input clrn = 0일 경우 output q = 0000으로 초기화한다.Input clrn = 1일 경우 q[3:1]의 bit를 q[2:0]으로 옮긴 뒤, data_in을 q[3] bit에 넣는다.Pin Assignment CodeBus switch 1, 2를 data_in과 clrn으로, button switch 1을 clk로, LED 1, 2, 3, 4를 Output으로 설정해준다. CLOCK_DEDICATED_ROUTE = FALSE는 특정한 clock placement rule을 무시하고 place and route를 시행할 수 있도록 한다.Behavioral SimulationSimulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench CodeSIPO Simulation ResultBehavioral Simulation Result를 확인하면, clrn이 0일 경우 Output = 0으로 초기화됨을 알 수 있다. clrn, clk 모두 1일 경우 Output의 data값은 변화하며, clk = 0일 경우 Output data 값은 변하지 않는다. Output의 값이 변하는 sequence는 q[3:1]의 값을 q[2:0]에 넣어주며, data_in의 값을 q[3]에 넣어주는 것이다. 따라서 하드웨어에 코드를 넣고 동작시킨다면, bus switch 2를 올린 상태에서 button switch 1을 누를 때에만 Output data 값의 변화가 있을 것이다.Reference교안 – Verilog HDL 실습 Lab#06 Sequential Logic Design, Flip-Flop, Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia.

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10. 31학번

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교 컴퓨터과학 석사

연 구 계 획 서(석사과정)모집과정일반과정( ), 학?연협동과정( ), 학석사연계과정( )성 명(인)생년월일지원학과서울시립대학교 일반대학원 학과학사과정대학교 학과 전공1. 자기 ... 하면 할수록 자신감이 붙었고 컴퓨터프로그래밍 분야에 즐거움을 느낄 수 있었습니다. 앞으로 스마트TV가 출현함에 따라 기존의 프로그램과 방송의 융,복합화되는 경향이 많아질 것이라 생각 ... 합니다. 방송과 컴퓨터의 결합에서 필연적으로 컴퓨터과학에 대한 깊이 있는 지식의 필요성이 요구된다고 직감하였고, 학부전공으로는 깊이를 찾기에 힘들겠다 생각하여, 심도 있는 지식

자기소개서 | 1페이지 | 9,000원 | 등록일 2011.12.14

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름 ... 을 확인할 수 있다.Reference교안 – Verilog HDL 실습 Lab#08 Application Design @ 7-segment and Piezo Control, 서울

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10.31학번이름

리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06-Post

HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE ... Post-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제02주-Lab01-Pre

Prelab Report전자전기컴퓨터설계실험Ⅱ2주차. TTL gates Lab on BreadBoard실험 날짜2016. 9. 12학번이름Professor조교실험 소개실험 목적Transistor-Transistor Logic Circuit을 구성하는 Gate들에 대해 이해하고, 회로를 구성하여 동작을 확인한다.실험에 필요한 배경 지식AND Gate두 개의 Input이 모두 High 상태일 경우, 한 개의 Output에서 High를 내보내는 Digital Logic Gate이다.[Figure 1. AND Gate의 Truth Table][Figure 2. AND Gate의 Symbol]OR Gate두 개의 Input 중 하나만 High 상태여도, 한 개의 Output에서 High를 내보내는 Digital Logic Gate이다. 즉, 두 개의 Input이 모두 Low일 경우 Low을 Output으로 내보내는 Digital Logic Gate이다.[Figure 3. OR Gate의 Truth Table][Figure 4. OR Gate의 Symbol]XOR Gate두 개의 Input이 동일한 상태일 경우 Output으로 Low를 출력하며, 두 개의 Input이 다른 상태일 경우 Output으로 High를 출력하는 Digital Logic Gate이다.[Figure 5. XOR Gate의 Truth Table][Figure 6. XOR Gate의 Symbol]XOR Gate는 다른 Gate를 이용하여 표현할 수 있다는 특징이 있다.NAND Gate를 이용한 XOR GateNOR Gate를 이용한 XOR Gate[Figure 7. XOR Gate의 Alternatives]가산기두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산기(Half Adder)두 개의 Input을 더하여 Sum과 Carry를 Output으로 출력하는 Logic Circuit이다.[Figure 8. Half Adder의 Truth Table][Figure 9. Half Adder의ic Diagram]전 가산기(Full Adder)두 개의 Input과 Carry-In을 Input으로 하여 Output으로 Sum과 Carry-Out을 출력하는 Logic Circuit이다.[Figure. 10 Full Adder의 Truth Table][Figure. 11 Full Adder의 Logic Diagram]실험 도구TTL(Transistor-Transistor Logic)7432(OR Gate IC), 7486(XOR Gate IC), 7408(AND Gate IC)LED - 양 단자에 적합한 전압이 걸렸을 때, 빛을 발산하는 P-N Junction DiodeSwitch – 두 단자 사이를 연결하거나, 연결을 끊는 용도로 사용하는 소자저항 (4.7k 2개, 330 2개)Pre-Lab실험 방법[실험 1] OR Gate 논리 회로 실험실습 회로7432 Datasheet에 따르면, Maximum Supply Voltage는 7V로 명시되어 있다. 따라서 Nominal Voltage인 5V를 Vcc에 인가하되, 7V를 넘지 않도록 해야 한다., Room Temperature(25°C) 조건에서 7432의 최대 Input Current는 0.1mA이다. 따라서 DC Power Supply의 전류 제한을 최소 0.1mA로 두는 것이 바람직하다.위의 회로의 4.7kΩ는 Short Circuit 상태에서 회로를 보호하기 위해, Floating 상태를 방지하기 위한 Pull-Up 저항으로 사용된다. , 에서, 에 의해 가 흐를 것으로 추정된다. DC Power Supply의 전류 제한을 0.1mA로 둘 경우, OR Gate와 전체 회로를 모두 보호할 수 있을 것이다.예상 결과A, B의 Input 중 둘 중 하나라도 High 상태이면, LED에 불이 들어와야 한다.7432 Datasheet에 명시된 High Level Output Voltage는 , 이다. 따라서 High의 Output이 나올 경우 2.4V ~ Max V 범위 내의 Voltage가 검출될 것이다pical Voltage가 3.4V에 맞춰져 있는 것은 대부분의 MCU의 ADC 핀에서 3.3V의 Input Voltage를 사용하기 때문일 것이다.7432 Datasheet에 명시된 Low Level Output Voltage는 , 이다. 따라서 Low의 Output이 나올 경우 0V ~ 0.4V 범위 내의 Voltage가 검출될 것이다.LED에 달아주는 220은 LED를 보호하기 위한 목적으로 사용된다. LED의 내부 저항은 거의 0에 가까우므로, 5V가 별도의 저항 없이 5V를 인가할 경우 LED가 망가질 가능성이 높다. LED의 색깔에 따라 Datasheet에 따른 Recommendation Resistance가 다르지만, Resistance가 충분히 높게 설정되어 있어 회로는 안전하지만, LED의 밝기가 그리 밝지 않을 것이다.[실험 2] XOR Gate 논리 회로실습 회로7486 Datasheet에 따르면, Maximum Supply Voltage는 7V로 명시되어 있다. 따라서 Nominal Voltage인 5V를 Vcc에 인가하되, 7V를 넘지 않도록 해야 한다., Room Temperature(25°C) 조건에서 7486의 최대 Input Current는 1mA이다. 따라서 DC Power Supply의 전류 제한을 최소 1mA로 두는 것이 바람직하다.위의 회로의 4.7kΩ는 Short Circuit 상태에서 회로를 보호하기 위해, Floating 상태를 방지하기 위한 Pull-Up 저항으로 사용된다. , 에서, 에 의해 가 흐를 것으로 추정된다. DC Power Supply의 전류 제한을 1mA로 둘 경우, XOR Gate와 전체 회로를 모두 보호할 수 있을 것이다.예상 결과A, B의 Input 상태가 반대일 때 LED에 불이 들어와야 한다.7486 Datasheet에 명시된 High Level Output Voltage는 , 이다. 따라서 High의 Output이 나올 경우 2.4V ~ Max V 범위 내의 Voltage가 검출될 것이다. cal Voltage가 3.4V에 맞춰져 있는 것은 대부분의 MCU의 ADC 핀에서 3.3V의 Input Voltage를 사용하기 때문일 것이다.7486 Datasheet에 명시된 Low Level Output Voltage는 , 이다. 따라서 Low의 Output이 나올 경우 0V ~ 0.4V 범위 내의 Voltage가 검출될 것이다.LED에 달아주는 220은 LED를 보호하기 위한 목적으로 사용된다. LED의 내부 저항은 거의 0에 가까우므로, 5V가 별도의 저항 없이 5V를 인가할 경우 LED가 망가질 가능성이 높다. LED의 색깔에 따라 Datasheet에 따른 Recommendation Resistance가 다르지만, Resistance가 충분히 높게 설정되어 있어 회로는 안전하지만, LED의 밝기가 그리 밝지 않을 것이다.[실험 3] 반가산기 회로 실험실습 회로7486 Datasheet에 따르면, Maximum Supply Voltage는 7V로 명시되어 있다. 따라서 Nominal Voltage인 5V를 Vcc에 인가하되, 7V를 넘지 않도록 해야 한다.7408 Datasheet에 따르면, Maximum Supply Voltage는 7.5V로 명시되어 있다. 따라서 Typical Voltage인 5V를 Vcc에 인가하되, 7.5V를 넘지 않도록 해야 한다., Room Temperature(25°C) 조건에서 7486의 최대 Input Current는 1mA이다. 회로가 직렬로 연결되어 있으므로, DC Power Supply의 전류 제한을 최소 1mA로 두는 것이 바람직하다.위의 회로의 4.7kΩ는 Short Circuit 상태에서 회로를 보호하기 위해, Floating 상태를 방지하기 위한 Pull-Up 저항으로 사용된다. , 에서, 에 의해 가 흐를 것으로 추정된다. 따라서 DC Power Supply의 전류 제한을 1mA로 둘 경우, XOR Gate와 전체 회로를 모두 보호할 수 있을 것이다.7408의 Datasheet에 20mA의 limitiurrent가 명시되어 있다. 따라서 전류 제한은 최소 20mA로 걸어주는 것이 바람직하다.예상 결과S에는 A, B의 상태가 다를 때, LED가 켜져야 한다.C에는 A, B가 모두 High일 때, LED가 켜져야 한다.7486 Datasheet에 명시된 High Level Output Voltage는 , 이다. 따라서 High의 Output이 나올 경우 S에서 2.4V ~ 3.4V 범위 내의 Voltage가 검출될 것이다. Typical Voltage가 3.4V에 맞춰져 있는 것은 대부분의 MCU의 ADC 핀에서 3.3V의 Input Voltage를 사용하기 때문일 것이다.7486 Datasheet에 명시된 Low Level Output Voltage는 , 이다. 따라서 Low의 Output이 나올 경우 S에서 0V ~ 0.4V 범위 내의 Voltage가 검출될 것이다.7408 Datasheet에 명시된 High Level Output Voltage는 , 이다. 따라서 High의 Output이 나올 경우 C에서 1.9V ~ Max V 범위 내의 Voltage가 검출될 것이다.7408 Datasheet에 명시된 Low Level Output Voltage는 , 이다. 따라서 Low의 Output이 나올 경우 C에서 0V ~ 0

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제03주-Lab02-Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Post

Design @ 7-segment and Piezo Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

서울시립대학교, 컴퓨터공학과, 대학교에세이

서울시립대학교 컴퓨터공학과 자유에세이 * 지원전공 관련 자유에세이를 작성하세요. (1000자) 하버드 대학교에 재학 중이던 빌게이츠는 어린 나이였음에도 불구하고 자신의 미래 ... 의 빌게이츠처럼 제 소질을 발견하기 위해 끊임없이 체험하고 묻는 과정에서 컴퓨터관련 전문가가 되기로 결심하게 되었습니다. 초등학교 2학년 때 컴퓨터를 갖게 되면서 학원을 수강하고 워드 ... 프로세서 2급을 취득하였습니다. 또래 친구들은 컴퓨터를 거대한 오락기로 활용하기 바쁜 시기에 저는 컴퓨터전문가라는 비전을 품고 매진하였습니다. 한 학년이 올라간 사이 하드웨어에 관심

자기소개서 | 1페이지 | 3,400원 (20%↓) 2720원 | 등록일 2013.06.13 | 수정일 2020.09.23

다운로드 장바구니
서울시립대 편입학 전자전기 컴퓨터공학부 학업계획서

작동시켜보고, 신호등이나 속도 표지판 등을 인식해 스스로 자율주행 할 수 있도록 만들어보았습니다. 이러한 전적대학에서의 경험들을 토대로 서울시립대학교 전자전기컴퓨터공학부에서 공부 ... 하면서 직접적인 시도를 해볼 수 있는 기회가 많지 않았습니다. 하지만 전자전기컴퓨터공학부에서는 C 프로그래밍이나 디지털 논리설계, 자료구조, 소프트웨어 시스템 실습 등과 같은 프로그램 ... 함을 알고 있습니다. 따라서 목표를 높게 설정한 만큼 이론 중심 수업과 실무 중심 수업을 병행하며 전자전기컴퓨터공학부에서 그에 맞는 역량들을 지속적으로 성장시킬 것입니다. 다만

자기소개서 | 2페이지 | 3,000원 | 등록일 2019.01.18

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post

고 Programming 하는 것이 더 간단할 수 있다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post

Post-lab Report전자전기컴퓨터설계실험Ⅱ2주차. TTL gates Lab on BreadBoard실험 날짜2016. 9. 12학번이름Professor조교Expected

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교Expected ResultsAND Gate

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post

다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

, Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

서울시립대 편입학 전자전기컴퓨터공학부 학업계획서, 면접자료

같아 편입에 도전하게 되었습니다. 전적대에서 컴퓨터공학을 전공하였기 때문에 지원하는 학과에서 배우는 일부 내용에 대해서는 편입 후 어려움 없이 수학할 수 있을 것이라 생각 ... 에 대해서 관심 가지고 열심히 공부하고 싶습니다.3. 전적대학교에서 수학한 분야와 지원학부·과 분야의 연계성 및 발전 방안전자전기컴퓨터공학 중 전적대에서 컴퓨터공학을 전공했기 때문

자기소개서 | 3페이지 | 15,000원 | 등록일 2016.03.05 | 수정일 2017.03.16

다운로드 장바구니
서울시립대 편입 자기소개서(자소서) 학업계획서 컴퓨터과학부 서류 합격 동국대학교 멀티미디어공학과 편입 자기소개서 최종합격 전대학 비전공, 해당 계획서를 통해 비전공자임에도 불구하고 편입학 서류전형에서 통과하였습니다.

윤지선 920371002학 업 계 획 서지원구분일반편입 ( O ) , 학사편입 ( )수험번호성 명(인)지원학부·과컴퓨터과학부전적대학교(최종)지거국, 비전공1. 지원 동기저는 개발 ... 한 공학도의 밑거름을 키우고자 합니다. 다양한 교과 과정을 운영 중이신 교수님들의 가르침과 조언을 얻어 컴퓨터 과학부에서 공학도로의 다방면의 기본기를 탄탄히 다져 졸업 후 세계

자기소개서 | 2페이지 | 6,000원 | 등록일 2018.02.25 | 수정일 2022.08.31

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기