"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 1,001-1,020 / 1,540건

시립대 전전설2 [6주차 예비] 레포트

을 계속적으로 나타내는 반면 D래치는 지속적으로 클록이 입가되는 한 D입력의 변화에 영향을 받는 것을 알 수 있다.세번째. Verilog HDL의 aways 문 안에서 blocking 할당 (‘=‘) 을 사용하는 경우와 nonblocking 할당 (‘

리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
삼성전자 인턴 자기소개서

게 되었습니다. 프로젝트 완성을 위해서는 Verilog를 사용해 알고리즘을 설계하고 FPGA를 통해 회로를 검증해야 했습니다. 이를 위해 필요한 이론을 논문과 전공서적을 통해 학습 ... 디지털시스템설계 과목에서 MICROPROCESSOR를 설계, 검증하는 프로젝트를 진행했습니다. Verilog를 사용하여 연산 Block들을 구성하고 FPGA를 통해 검증하면서 설계

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
VerilogHDL을 이용한 야구게임

설계 영역에서도 프로그래밍 언어와 같이 디지털 회로를 표현하는 표준 언어가 필요하게 되었고 이로 인해 HDL이 개발되었다. 우리는 이번 학기동안 Verilog HDL이라는 언어 ... 를 배웠으며 기본적인 디지털 하드웨어 시스템의 설계방법 및 합성에 대한 수업을 들었다. 이에 따라 짧지만 한 학기동안 ASIC 설계에 대해 수업 들은 내용과 Verilog를 이용

리포트 | 7페이지 | 1,500원 | 등록일 2008.01.08

다운로드 장바구니
신의손) 합격 한글 이력서

.11 한자 자격시험 2급 (대한 검정회)2013.10 Primavera Basic Training컴퓨터엑셀(상), Power Point(상), 한글(상), Verilog(중 ... 최종 프로젝트▶ 프로젝트 명 : 100원과 500원 주입 후 1500원 물건 출력을 위한 디지털 시스템 설계▶ 인 원 : 2명▶ 사 용 언 어 : HDL(verilog ... ▶ 인 원 : 2명▶ 사 용 언 어 : HDL (verilog)▶ 프로젝트소개: 1. 아날로그 디지털 convert 보드를 이용하여아날로그신호를 디지털 신호로 출력2. Traffic

이력서 | 17페이지 | 무료 | 등록일 2014.08.20 | 수정일 2016.01.10

다운로드 장바구니
전전컴설계실험2-11주차 예비

LabXilinx에서 Verilog Code를 이용하여 설계한 결과를 HB-Comb2를 이용하여 실험 결과를 확인할 수 있었다. 이제까지 실험의 Output은 LED와 7Segment

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 ... : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기 ... 에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
FPGA 디지털 시스템 설계 : 16bit Full adder 설계

게 하였다.4. Verilog code16bit full adder와 testbench의 verilog code는 다음과 같다.//fulladder16.vmodule fulladder ... 를 작성하였다. 1bit full adder는 따로 verilog 파일을 만들어 컴파일시켜 라이브러리에 등록해도 무방하지만, fulladder16.v 파일 하나로 16bit full ... adder를 만들기 위해 이 파일 안에 1bit full adder module도 작성하였다.verilog code를 작성할 때 module 명령어를 적고 컴파일하면, 해당 부분

리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
자판기설계원리 모듈별 코드분석.

컴퓨터 구조 설계 최종 발표목 차 설계목표와 동작원리 주요 모듈 - 입력부 - 계산부 - 출력부 테스트설계목표와 동작원리설계 목표 및 규격 목표 : 자판기 설계 물품의 개수를 입력할 수 있는 기능을 추가여 원하는 만큼의 물품을 한번에 구매 할 수 있도록 한다 설계 규격..

리포트 | 37페이지 | 1,500원 | 등록일 2015.11.26

다운로드 장바구니
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수

리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

다운로드 장바구니
[VerilogHDL]lpm_rom 하위모듈을 이용한 rom설계와 ram설계

디지털설계■ lpm_rom 하위모듈을 이용한 rom설계? ALTERA는 효과적인 메모리 설계를 위해서 LPM(Libarary of Parametric Modules)하위 모듈을 제공한다.? LPM 하위모듈을 이용한 ROM이름은 lpm_rom이며, defparam을 사용..

리포트 | 4페이지 | 1,000원 | 등록일 2013.05.25

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제12주 Project

Project Report전자전기컴퓨터설계실험ⅡDigital Watch실험 날짜2016. 12.12학번이름Professor조교BackgroundBits Information of LCDLCD Print를 위한 bits information을 보면, 숫자의 경우 Uppe..

리포트 | 16페이지 | 3,000원 | 등록일 2017.09.04

다운로드 장바구니
전전컴설계실험2-9주차결과

한다. Ou.토론(Discussion)이번 실험은 총 3개의 과정으로 진행되었다. 모든 실험에서는 Verilog Code를 사용하여 설계하여 결과값을 실험해보았다. Lab1의 4-bit

리포트 | 18페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
판매자 표지

FPGA를 이용한 디지털 시스템 설계(인하대) Booth algorithm, 16bit multiplier (problem 4-21, 4-22 중간고사 코딩) 보고서

FPGA를 이용한 디지털시스템 설계 REPORTProblems 4-21, 4-22설계Problems 4-21. Booth Algorithm1 - 1. 문제목표Problems 4-21의 목표는 Booth Algorithm을 베릴로그를 이용하여 설계하고 시뮬레이션을 통해 ..

리포트 | 19페이지 | 2,500원 | 등록일 2014.11.27 | 수정일 2015.10.02

다운로드 장바구니
Hierarchical Combinational Design Using MSI Macros

reating and simulating basic circuit modules (or macros) using Verilog, and designing a hierarchical ... .◆ExperimentDesign a 2-1 multiplexerSelOut0A1Bout= sel’A + selB// Verilog Codemodule mux( a, b, sel ... the code with the ‘mux’ that I design from the design 1.// Verilog Codemodule mux2(a,b,c,d,e,f

리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
시립대 전전설2 [4주차 예비] 레포트

-file2) https://www.crcpress.com/downloads/51547/slides%20ch%208.pdf3) http://electrosofts.com/verilog

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털 논리 두더지 LED 게임

소개글두더지 상태 LED가 켜져 있는 동안 입력 두더지 키패드 값과 일치하면 점수가 2점씩 올라간다. 카운터 값이 증가하면서 시간이 다되면 beep음이 발생한다.두더지 상태 LED를 램덤으로 발생시키기 위한 논리 회로가 필요함목차Mole_game (rtl 레벨 소스)R..

리포트 | 7페이지 | 3,000원 | 등록일 2012.08.06

다운로드 장바구니
[Flowrian2] SystemVerilog 문법 및 실습 (Hierarchy)

1. Hierarchy 패키지 패키지는 모듈이나 인터페이스나 프로그램들이 파라메터, 데이터, 타입, 태스크, 함수, 시퀀스, 특성 등을 서로 공유할 수 있도록 한다. 그러나 패키지는 프로세스 정의는 포 함할 수 없다. 패키지는 변수들과 같이 initial 이나 ..

리포트 | 19페이지 | 2,000원 | 등록일 2017.07.06

다운로드 장바구니
연세대 컴퓨터구조 이용석교수님 프로젝트

1. F-D-E-W 구조의 4-stage MIPS architecture을 Verilog HDL을 이용하여 설계하시오.1.1 설계과정 및 Data 1.1.1 설계과정① 각각의 s

리포트 | 10페이지 | 2,000원 | 등록일 2011.06.24

다운로드 장바구니
통신회로 및 실습 - XNOR, XOR 출력

통신회로 및 실습XNOR, XOR 출력정보통신공학과2010160101 윤희진2013.03.261. 비트 처리 연산자를 사용할 경우- Verilog Module-Verilog ... Test Fixture-실행결과2. 게이트 연산자를 이용한 방법- Verilog Module-Verilog Test Fixture-실행결과3. 동작적 표현-Verilog module ... -Verilog Test Fixture-실행 결과3. Schematic을 이용한 모델링-Schematic-Test Bench Waveform-실행결과* XNOR, XOR 진리표

리포트 | 6페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
5주차 부울대수의 간소화(2) : Velrilog HDL code 이용

실험결과1. f=ab’+a’b’c, s=b’(a+c)라는 두 개의 부울식을 Quartus ll Verilog HDL을 이용하여 구현하고, 두 식 F와 S의 결과 값이 서로 일치 ... 하는지 ModelSim과 Quartus ll를 이용해서 증명하자.1) Verilog HDL File창f=ab’+a’b’c와 s=b’(a+c)의 식을 Verilog HDL을 이용 ... 하여 구현한 창이다.위의 사진을 보면 5~6번째 줄의 assign f=(a&~b)|(~a&~b&c); , assign s=~b&(a|c);로 저번 실험의 부울식을 대신하여 verilog

리포트 | 7페이지 | 1,000원 | 등록일 2014.10.12

다운로드 장바구니

이전10개 46 47 48 49 505152 53 54 55 다음10개

파워링크

신청하기