"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 981-1,000 / 1,540건

DMAC 프로젝트

Access Controller▶ 과제 목표Verilog를 이용하여 Direct Memory Access Controller를 design하여 그 설계 과정이나 검증 과정을 통하

리포트 | 25페이지 | 3,900원 | 등록일 2014.04.15 | 수정일 2015.11.17

다운로드 장바구니
디지털논리 묵찌빠 게임

에게 winA 혹은 winB신호가 1로 됨.이에 대한 디지털 논리를 verilog HDL를 통해서 구현해보았습니다.(작성자:탁형옥 2012.8.5)/*논리이름:묵 찌 빠 게임만든 날짜

리포트 | 4페이지 | 1,000원 | 등록일 2012.08.05 | 수정일 2024.05.16

다운로드 장바구니
Xilinx사 ISE의 isim 시뮬레이션을 스크립트로 실행하는 방법

ISim 은 Xilinx 사의 ISE 에 내장된 HDL 시뮬레이터로서 Verilog & VHDL 언어로 설계된 디지털 회로의 레지스터 레벨 혹은 타이밍 시뮬레이션에 사용 ... 에서 프로젝트를 설정하고 Verilog 코드를 작성하여 프로젝트에 등록하고 시뮬레이션을 실행하면 아래 그림과 같은 GUI가 나타나서 시뮬레이션에서 출력된 파평을 그래픽으로 분석하는 것이 가능하다.

리포트 | 17페이지 | 2,500원 | 등록일 2012.08.18 | 수정일 2014.08.19

다운로드 장바구니
디지털 시계 설계 발표자료

칩을 사용한 SoC설계및 검증 도구인 Huins사 SoC Master에 알맞은 시계를 verilog코드 작성에서부터 실제 구현까지 직접해봄으로서 SoC 설계 과정에 대해 전반적인

리포트 | 15페이지 | 1,000원 | 등록일 2012.05.29

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] 32-bit carry look-ahead adder (CLA) design

에 violation이 발생하지 않음이 확인된다.고찰 및 결론고찰clock과 관련하여 처음 verilog로 짜는데 있어서 어려움이 많았다. 사소한 오류는 식을 오타 내는 등 잘못 적

리포트 | 15페이지 | 2,000원 | 등록일 2015.04.12

다운로드 장바구니
VHDL과 VerilogHDL의 차이점

VHDL과 Verilog HDL의 차이점VHDL과 Verilog HDL은 모두 Hardware Description Language 이다. VHDL은 개발 이후 IEEE에 의해 ... 표준화된 HDL이라면 Verilog HDL은 회사에서 개발하여 발전한 HDL이다. Verilog HDL은 자사에서 생산되는 칩에서 전용으로 사용하는 것이다.VHDL은 문법 구조 ... 가 명확하고 문법제약이 강하기 때문에 표준화되어 학교나 연구실 같은 곳에서 많이 사용된다. 반면 Verilog HDL은 상대적으로 문법제약이 약해서 유연성과 효율성이 높아 회사

리포트 | 1페이지 | 1,000원 | 등록일 2008.03.18

다운로드 장바구니
현대오트론 자기소개서

했습니다. 반도체 공정실습에서 습득한 지식을 바탕으로 칩 면적을 고려해 Layout 설계하고 Logic 설계 단계에서는 Verilog를 사용하여 연산 block들을 구성했습니다. 또한 ... 해주시고, 한 가지를 선택하시어 자세히 서술해주시기 바랍니다.4-1. 경험 1 (최소 10자, 최대 100자 입력가능)FPGA를 이용한 실습 과목에서 팀원들과 함께 Verilog

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
부호있는 곱셈기와 부호 없는 곱셈기

- 조합회로 곱셈기를 설계한다.- 부호없는 오퍼랜드를 지원한다.- 부호있는 오퍼랜드를 지원한다.

리포트 | 3,000원 | 등록일 2016.06.11

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post

하였고, LCD와 관련된 Register bits를 수정하여 display가 shift 되도록 제어하였다.Reference교안 – Verilog HDL 실습 Lab#09 ... Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
LG전자 하반기 HE사업부 하드웨어직무 합격자소서

센터에서 Verilog도 배웠습니다. 그러나 이것으로는 부족하다 느껴 이번학기에 디지털시스템설계과목을 통해 컴퓨터언어에 관해 더 깊게 배울 예정입니다. 그러나 학부에서 배우는 지식

자기소개서 | 4페이지 | 3,000원 | 등록일 2017.12.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

PostReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 : 2012440이 름 ... :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기를 구현하고 이 ... 가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[합격자소서]16년도 하반기 아이디스

었습니다.[CPU 설계]4학년 졸업논문 관련으로 시스템 종합설계를 선택했습니다. Verilog-HDL을 이용하여 20여가지의 명령을 수행할 수 있는 CPU를 만드는 것이 목표였

자기소개서 | 4페이지 | 3,000원 | 등록일 2016.12.13

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

의 사이) output = 2’b10이 된다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked ... Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia.

리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

을 programming하여 정상 동작을 확인하였다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked ... Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
시립대 전전설2 [6주차 예비] 레포트

을 계속적으로 나타내는 반면 D래치는 지속적으로 클록이 입가되는 한 D입력의 변화에 영향을 받는 것을 알 수 있다.세번째. Verilog HDL의 aways 문 안에서 blocking 할당 (‘=‘) 을 사용하는 경우와 nonblocking 할당 (‘

리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털시계 사전보고서

하고, 1일 때 설정한 시간에서 시간을 줄여 나간다. 설정한 시간이 0이 되면 Led_out 신호로 1을 출력한다.?Verilog HDL1) 타이머 1module Timer (Clk_1

리포트 | 4페이지 | 1,000원 | 등록일 2009.06.28 | 수정일 2018.02.19

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

). HDL Design : HDL과 software를 이용하여 설계를 자동화함. Size : 100,000 gate 이상주요 HDL에는 다음이 있다.가. Verilog-HDL논리 ... 회로 시뮬레이터 Verilog의 표현 방법을 동작 표현(behavioral description) 까지 확장한 것으로 C 언어의 특징을 많이 이어 받은 기술 방법이다. 특징

리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
[디시설] stop watch 코딩 전북대 vhdl quartus

// Clk_divmodule clk_div (clk, out); // Colck 분주 모듈input clk; // 입출력 변수 정의output out;reg [14:0] tempout;always @(posedge clk) // Posetive Edge 발생시 tem..

리포트 | 6페이지 | 1,000원 | 등록일 2013.12.17 | 수정일 2016.07.16

다운로드 장바구니
베릴로그 Fulladder

설계 개요 : 전가산기 설계 전 aldec툴을 익히면서 예제로 설계했던 반가산기 이전 단에서 올라오는 캐리를 고려하지 않음.가산기를 여러 개 연결하려면 각 가산기의 입력에는 데이터 비트 뿐만 아니라 이전 단의 캐리까지 더해져야함. 지금 설계하는 전가산기가 이전 단의 ..

리포트 | 13페이지 | 1,000원 | 등록일 2018.09.09 | 수정일 2018.09.12

다운로드 장바구니
VerilogHDL을 이용한 야구게임

설계 영역에서도 프로그래밍 언어와 같이 디지털 회로를 표현하는 표준 언어가 필요하게 되었고 이로 인해 HDL이 개발되었다. 우리는 이번 학기동안 Verilog HDL이라는 언어 ... 를 배웠으며 기본적인 디지털 하드웨어 시스템의 설계방법 및 합성에 대한 수업을 들었다. 이에 따라 짧지만 한 학기동안 ASIC 설계에 대해 수업 들은 내용과 Verilog를 이용

리포트 | 7페이지 | 1,500원 | 등록일 2008.01.08

다운로드 장바구니

이전10개 45 46 47 48 495051 52 53 54 다음10개

파워링크

신청하기