"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 941-960 / 1,540건

반도체별 동향

Verilog(IEEE1800)- 하드웨어 기술(Description)과 검증을 위한 verilog 확장 언어로 2002년 Accellera 에 의해 제안- 2005 년 IEEE1800 ... 으로 승인. 2009 년 IEEE1364(Verilog)와 통합Accellera반도체설계VHDL(IEEE1076)- 하드웨어 기술언어인 VHDL 에 관한 표준 정의VIVerilog ... (IEEE1364)- 하드웨어 기술언어인 Verilog 에 관한 표준 정의OVISTIL(IEEE1450)- Standard Test Interface Language- 시뮬레이션, AT다.

리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
XOR를 활용한 4bit_가감산기

:김성현Verilog - 4bit Adder 설계1. source_half adder2. source_Full adder3. 4bit 가감산기4. Test bench5

리포트 | 4페이지 | 1,500원 | 등록일 2012.03.28

다운로드 장바구니
연세대 전기전자응용실험 보고서, 코드, 강의노트 자료

peripheral.4. These settings are created as a module by ‘create Top HDL’, and bacome verilog source file

리포트 | 5페이지 | 2,000원 | 등록일 2018.08.21

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차결과

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential

리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차예비

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential

리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
교통 신호등

리포트 | 2,000원 | 등록일 2014.04.27

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

.ucf 파일을 선택한다.핀 설정에 대한 사항을 왼쪽과 같이 적고 저장한다.Implement Design을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog ... HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source 항목을 선택한다.Select Source Type에서 Verilog Test Fixture

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
연세대 전기전자 기초실험 chapter. 10 (2017년판) 예렙+결렙

-2. Experimental Setup1) Vending MachineWe implemented Vending Machine by programing the Verilog HDL

리포트 | 20페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
원형 Fifo

리포트 | 3,000원 | 등록일 2013.12.02

다운로드 장바구니
16진 Ripple Gray Counter

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외

리포트 | 3,000원 | 등록일 2013.02.04

다운로드 장바구니
디지털공학 bcd to ex3 code

editor 로 schematic diagram을 그렸다.입력파형의 Waveform file을 만들어 functional simulation하여 결과를 확인하였다.7. verilog ... 를 사용해서 De2보드에서 확인하기 위한 Verilog Dataflow Descriptionmodule(A, B, C, D, W, X, Y, Z);inputA, B, C, D ... =1그러므로 위와 같은, verilog dataflow description을 작성하였고, 시뮬레이션 결과 또한 저렇게 나타나게 되었다.8. DE2 Board 의 FPGA

리포트 | 12페이지 | 1,000원 | 등록일 2013.06.15

다운로드 장바구니
비동기 제어 신호 set을 갖는 dff 회로 스위치 모델 설계

스위치레벨모델 dff with async set 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:6개Pmos ... 으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다.(작성자:탁형옥 2012.8.25)`timescale 1ps/1psmodule dff_as

리포트 | 5페이지 | 3,000원 | 등록일 2012.08.25

다운로드 장바구니
AMBA APB를 이용한 integer divider 설계

리포트 | 4,000원 | 등록일 2013.11.17

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) floating point adder, divider 보고서

module floting_point_adder (clk, st, f1, f2, e1, e2, V, Done);input clk, st;input [4:0] f1, f2;input [3:0] e1, e2;output V, Done;parameter [1:0] S0 = ..

리포트 | 12페이지 | 1,500원 | 등록일 2014.11.27 | 수정일 2014.12.01

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 6주차 사전보고서

Q의 값이 1이 되며, 그 값은 다음 상승 엣지까지 유지되며 클럭이 없거나 하강상태여도 위에서 알 수 있듯이 그 값은 유지된다.3. Verilog HDL의 always 문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

리포트 | 8페이지 | 1,500원 | 등록일 2019.10.16

다운로드 장바구니
플립플롭의 시스템 베릴로그 rtl 표현

디지털 논리 회로에서 배우는 플립플롭 srff,dff,tff,jkff를 systemVerilog로 표현하였습니다.플립플롭의 rtl 동작을 이해하는데 도움이 될 듯해서 간단한 스트뮬러스를 내포시켰습니다.

리포트 | 1,000원 | 등록일 2013.04.16

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

program this circuit with Verilog.Background KnowledgesFlip-flopFlip-flop is a circuit that has two stable ... 에만 Output data 값의 변화가 있을 것이다.Reference교안 – Verilog HDL 실습 Lab#06 Sequential Logic Design, Flip-Flop ... , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia.

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털논리 가위바위보 게임

소개글한 사람의 가위바위보에 의해서 3번 먼저 이기면 winA 혹은 winB신호가 1로 됨 가위 바위 보 컨트롤러가 발생하는 가위 바위 보와 사람이 선택한 가위 바위 보에 의한 게임으로 컨트롤러를 통해서 랜덤 생성된 가위 바위 보를 만든다.목차Auto toss( Top..

리포트 | 5페이지 | 1,000원 | 등록일 2012.08.05 | 수정일 2024.05.16

다운로드 장바구니
D T JK 플립플롭

리포트 | 3,000원 | 등록일 2013.12.20

다운로드 장바구니
digital clock design(결과)

실험 결과 보고서1. Experiment Result- Verilog Codemodule digital_clock(Clk, AP, Reset, H, M, S, H0, H1, M0 ... _oe2. Verilog Code AnalysisFirst of all, we have to declare input and output ports. Because each

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니

이전10개 43 44 45 46 474849 50 51 52 다음10개

파워링크

신청하기