"논리회로및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로및설계" 검색결과 981-1,000 / 3,099건

[기초전자회로실험2] "응용설계 – 발진회로의 설계 및 제작" 예비레포트

은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목? 응용설계 ? 발진회로의 설계 및 제작2. 실험주제(1) Wien bridge 발진 동작 ... 을 이해한다.(2) 발진 조건을 구한다.(3) 발진 주파수를 비교 관찰한다.3. 실험장비 및 부품실험기기오실로스코프1대파형발생기1대디지털멀티미터1대브레드보드1개회로부품저항1KΩ, 10K ... 에 대해 주파수 측면만을 고려하면를 만족하면 되므로좌우변의 실수부 및 허수부를 같도록 하는 조건은 각각 다음과 같다.안정한 정현파 발진을 위해 실제 설계 시에는R _{2} /R _{1

리포트 | 17페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.05.05

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험7. 부울 법칙과 드모르간의 정리 결과보고서

.* 부울 법칙 10과 11을 증명하기 위한 회로 설계* 실험을 통해 3-입력 변수를 가지는 회로에 대한 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명.2 ... . 데이터 및 관찰내용* 첫번째 회로에 대한 출력부분의 파형(A + 0 = A)OR 게이트의 첫번째 입력 A 는 함수 발생기로 10KHz 의 파형을 인가한 것으로, 두번째 입력 ... 다. 이 출력 파형은 결국 A + B(A 와 B 를 OR 게이트로 연결했을시)와 동일하다.3. 결과 및 결론회로도타이밍 다이어그램* 회로도에서 A 라고 표시된 부분은 바로 접지와 연결

리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

VHDL에 의한 논리 시스템 해석 및 설계12.1 하드웨어 기술언어의 개요하드웨어 기술 언어 (HDL : Hardware Description Language)는 회로 설계 ... 용 언어를 말하는데, 하드웨어를 소프트웨어와 같이 프로그래밍하고, 컴퓨터의 도움을 받아 알기 쉽고 정확하게 회로를 설계하기 위한 것이다.지금까지 회로 설계의 문제점은 직접 손으로 회로 ... 의 IC에 수백만개의 트랜지스터가 집적되는데 세부적인 회로를 사람이 그려서 하는 것은 그만큼의 시간과 인력이 든다. 도면을 그리는 회사와 설계회사 사이에 같은 사양을 다른 방향

리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
판매자 표지

전전설 레포트, TTL gates Lab on Breadboard

TTL gates Lab on Breadboard목록실험 목적배경 이론실험 장비실험 방법실험 결과결론 및 토의참고 문헌1. 실험 목적- 각각의 TTL을 이용하여 논리 회로를 설계 ... 및 실험 해본다.2. 배경 이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과가 1이 되는 연산.- 출력은 논리 입력의 합과 같음.(1) OR게이트 논리표 ... ABX = A + B000011101111(2) OR게이트 실습 회로2) XOR 게이트 논리 회로- 배타적 OR게이트라고도 하며, 두 입력이 서로 다른 값을 가질 때에만 출력

리포트 | 12페이지 | 1,000원 | 등록일 2018.11.25

다운로드 장바구니
쌍안정 회로와 RS래치 결과보고서 A+

을 다시한번 상기하게 되는 시간이었다. 그리고 디지털공학과 논리회로설계 시간에 학습한 내용들을 실습으로 접목을 시킨 점에서 의미가 깊다고 생각한다. ... Experiment-Report(11장 쌍안정 회로와 RS래치)1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개 ... 고 gated D 래치를 구성하고 실험한다.래치와 플립플롭에 대한 응용을 살펴보고 D플립플롭을 실험한다.2. 자료 및 관찰RS래치(NOR)로 구성하고 data를 10으로 주었다. 불

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
베릴로그 Fulladder

에는 데이터 비트 뿐만 아니라 이전 단의 캐리까지 더해져야함. 지금 설계하는 전가산기가 이전 단의 캐리까지 입력에 포함하는 회로라고 볼 수 있음.반가산기는 입력 2비트 및 출력 2비트 ... . 3개의 입력 비트들의 합을 계산하는 조합회로이며 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 논리회로를 aldec을 이용해 설계. A와 B를 첫 번째 반가산기에 연결 ... 로, 입력캐리까지 3비트 덧셈 연산을 위해선 전가산기가 반드시 필요함.설계 대상 전체 회로구조 :기능설명 : 첫 번째 반가산기에서 두 입력 A, B를 더하고, 두 번째 반

리포트 | 13페이지 | 1,000원 | 등록일 2018.09.09 | 수정일 2018.09.12

다운로드 장바구니
CMOS 연산 증폭기 결과보고서

도 나타나는 옵셋 전압, 시스템 옵셋 전압과 구분된다. 시스템 옵셋 전압은 예측 가능하며, 회로를 신중히 설계함으로써 최소화할 수 있다.시스템 옵셋 전압이 발생하는 원인을 알아보 ... 전압이 발생했기 때문이다.? 우수 부하 극점의 전체 보상1) 시뮬레이션 회로(1) : 구형파 및 10k 소스 연결▶ 50% 바뀔 때 걸리는 시간: 12.649ms - 10ms ... 을 때100Ω 없을 때t50t90t50t901.591ms4.607ms2.649ms4.286ms실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리

리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
디지털 시스템의 설계

지금까지 조합논리회로와 순차논리회로의 설계에 대해 배웠다. 조합회로에서의 해석과 설계는 진리표 또는 기능표에 의했고 순차회로는 특성표와 여기표, 상태표 및 상태도에 의해 해석 ... 과 설계를 하였다. 진리표나 상태표에서 논리변수의 수는 최대 6개까지 수작업으로 분석, 설계하는 것이 가능하였으며, 설계된 논리회로도 게이트, 플립플롭을 기본으로 하여 이들을 결합 ... 논리회로인 디지탈 시스템의 경우 하드웨어 구조와 하드웨어의 동작을 표현하기 위해 레지스터 전송논리(Register Transfer Logic)라는 규약을 사용한다.디지탈시스템

리포트 | 17페이지 | 2,000원 | 등록일 2017.12.30

다운로드 장바구니
판매자 표지

디지털회로 예비 보고서[AND, OR, NAND, NOR, XOR]

. 예비 이론1.1 소개-디지털 시스템 : digit으로 표현된 논리 정보를 조작하기 위해 설계되어진 장치-아날로그 시스템 : 아날로그 형태인 물리량을 조작하는 장치-아날로그 시스템 ... 는 조합 논리회로. 입력과 귀환된 출력을 함께 입력으로 사용하여 조합하는 순차 논리회로가 있다.1.4 바이너리 논리관계게이트 심벌부울함수ANDy=x_1 BULLET x_2ORy=x ... 디지털 회로 실험 예비 보고서 #1실험 1. 각 소자의 특성과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표① 디지털과 아날로그의 차이를 이해할 수 있다.② AND, OR

리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12

다운로드 장바구니
실험 3. 가산기와 감산기(Adder & Subtractor)

(7408)를 이용한 반가산기의 논리회로 및 시뮬레이션(2) 반가산기를 이용하여 전가산기를 구성하라.입 력출 력XYCinCS ... 0000000101010010111010001101101101011111반가산기를 이용하여 전가산기의 논리회로 및 시뮬레이션(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.입력출력x(TM1)y(TM2 ... )CS0000011110011100반감산기의 논리 회로 및 시뮬레이션(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.B = X

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
디지털회로실험 예비,결과 보고서(레포트)

연산이 가능하다. 컴퓨터 등에 사용되는 전자 회로 설계에 응용되고 있다.3-4 카르노 맵- 카르노 맵은 부울 함수를 단순화 하는 방법이다. 불대수에서 확장된 논리표현은 사람의 패턴 ... LS2833. 관련이론 3-1 논리게이트디지털 회로를 만드는 데 가장 기본적인 요소이다. 대부분은 두 개의 입력과 한개의 출력을 가진다. 주어진 어떤 순간에 모든 단자는 두 개 ... 연산에 맞는 결과(3~10)가 나오도록 구현해야 한다2. 실험 기자재 및 부품2.1. 사용기기- 전원공급기2.2. 사용부품- 74LS04 74LS08 74LS32 74LS47 74

리포트 | 9페이지 | 3,000원 | 등록일 2019.01.02 | 수정일 2019.01.04

다운로드 장바구니
[기초회로실험] 전가산기(Full Adder) 결과보고서

기초회로실험I결과보고서전가산기의 설계서론전가산기 (Full adder)2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력 ... 000111100001010111합(Sum) 자리올림(Carry)전가산기 논리식Sum bit :Carry-out:논리회로출처: [네이버 지식백과] 전가산기(IT용어사전, 한국정보통신기술협회 ... 가산기의 설계 실험 결과입력출력ABS0000000101010010111010001101101101011111결론 및 검토=0, A=0, B=0 일 경우,=0, A=0, B=1 일

리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험 9. 연필자판기 결과보고서

결과보고서실험 9. 연필자판기과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 주입된 ‘동전’의 양을 기준으로 하여 ‘연필’과 ‘거스름돈’을 지급하는 논리 회로의 설계와 구성 ... 및 결론이전까지의 실험은 논리회로에 대한 이론이나 기본적인 사항들을 익힐 수 있는 실험들이었다면 이번 실험부터는 무언가 지금까지 배운 이론들을 활용하여 실용적인 회로를 구성할 수 ... .* 실험 회로와 결과에 대한 보고서 작성2. 데이터 및 관찰내용모델-2 연필자판기의 진리표는 다음과 같았다.입력출력N1D1D2QPNCDC1DC200000

리포트 | 9페이지 | 1,500원 | 등록일 2019.04.26

다운로드 장바구니
RS래치와 RS플립플롭 실험레포트

논리에 따라 출력이 결정되는 비동기식 회로이다.[2] RS-플립플롭(flip flop)(1)플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로로 CLK ... 실험(2)5.고찰이번 실험은 RS 래치와 RS 플립플롭의 작동원리와 특성들을 직접 설계와 타이밍도를 그려서 이해하는 실험이었다.RS 래치회로는 입력이 변화되기만 하면 게이트의 지연 ... 시간 이후에는 입력논리에 따라 출력이 결정되는 비동기식 회로이며, RS 플리플롭 회로는 입력이 변화를 갖더라도 CLK 신호가 인가되지 않으면 출력의 변화가 없고 CLK 신호가 인가

리포트 | 7페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
판매자 표지

디지털회로 예비 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]

디지털 회로 실험 예비 보고서 #2실험 2. 부울대수(Boolean Algebra)와 조합 논리 회로과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표- 부울 대수를 이용 ... 울 상수 0과 1을 조합하여 이 루는 논리를 말한다. 기본적인 논리회로 0과 1을 조합하여 만든 회로를 조합논리회로라 한다. 또한 이 회로를 입력변수와 출력변수간의 관계를 나타내는 식 ... 에 출력을 비교한 결과, 출력값은 입력B와 같다는 결과가 나왔다.③ 위의 부울 식을 NAND 게이트로 설계하고 Max +Plus Ⅱ로 시뮬레이션 하시오.설계한 회로를 연결하고 출력

리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12 | 수정일 2018.06.18

다운로드 장바구니
정보 기기의 구성과 동작

1. 컴퓨터의 구성과 동작 Ⅱ . 정보 기기의 구성과 동작1-1. 디지털 설계 70 쪽 디지털 설계의 기본 이론이 되는 불 대수와 논리 연산을 이해할 수 있다 . 논리 회로 ... 의 설계 과정을 이해하고 기본적인 논리 회로를 설계할 수 있다 . 학 습 목 표1-1. 디지털 설계 70 쪽 정보 기기는 어떤 원리에 의해 만들어질까요 ? 동기 유발1-1. 디지털 설계 ... 며 , 연산의 결과 또한 참 또는 거짓이 된다 .1-1. 디지털 설계 70~71 쪽 1. 불 대수와 논리 연산 불 대수의 사용 목적 디지털 회로의 설계와 분석을 용이하게 하기 위함

리포트 | 49페이지 | 무료 | 등록일 2017.11.01

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습10-(4-bit Adder 회로 설계)

실습 목적 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.이론부 요약부울 대수 : 논리학을 수학적으로 해석하기 위해 고안 되었으며 변수, 상수 ... , 연산자, 기본 공리 및 정리로 구성된다. 0과 1로 표현하며 변수는 일반적으로 A, B, C, X, Y등을 쓴다.연산자 : complement (), Or(A+B), And(A*B)공리와 기본 정리

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
[기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

방법 및 순서① 다음의 상태를 따르는 6-mod Gray code synchronous counter를 설계한다.② 회로를 설계하고 구성한다.③ 실험 회로는 실험 당일 날 제공 될 예정 ... of the counter회로부품7408 quad AND Gate74LS76 dual J-K Flip-Flop3. 소자 및 장비7408 quad AND Gate 74LS76 dual ... J-K Flip-Flop4. 관련이론Counter란?2개 이상의 플립플롭으로 구성되어, 매 입력 펄스 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터이

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
시립대 전전설2 [4주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-report4주차: Combinational Logic을 설계 및 실험1. Introduction (실험에 대한 소개)가. Purpose of ... 이다.나. Essential Backgrounds for this Lab반가산기반가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 ... this Lab베릴로그의 기본 문법인 always와 initial 구문의 차이점에대해서 이해를 하고 테스트벤치에서의 토글링을 하는 방법을 always로 설계를하여 always의 사용

리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니

이전10개 45 46 47 48 495051 52 53 54 다음10개

파워링크

신청하기