"논리회로및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로및설계" 검색결과 1,001-1,020 / 3,111건

디지털회로실험 예비,결과 보고서(레포트)

연산이 가능하다. 컴퓨터 등에 사용되는 전자 회로 설계에 응용되고 있다.3-4 카르노 맵- 카르노 맵은 부울 함수를 단순화 하는 방법이다. 불대수에서 확장된 논리표현은 사람의 패턴 ... LS2833. 관련이론 3-1 논리게이트디지털 회로를 만드는 데 가장 기본적인 요소이다. 대부분은 두 개의 입력과 한개의 출력을 가진다. 주어진 어떤 순간에 모든 단자는 두 개 ... 연산에 맞는 결과(3~10)가 나오도록 구현해야 한다2. 실험 기자재 및 부품2.1. 사용기기- 전원공급기2.2. 사용부품- 74LS04 74LS08 74LS32 74LS47 74

리포트 | 9페이지 | 3,000원 | 등록일 2019.01.02 | 수정일 2019.01.04

다운로드 장바구니
[기초회로실험] 전가산기(Full Adder) 결과보고서

기초회로실험I결과보고서전가산기의 설계서론전가산기 (Full adder)2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력 ... 000111100001010111합(Sum) 자리올림(Carry)전가산기 논리식Sum bit :Carry-out:논리회로출처: [네이버 지식백과] 전가산기(IT용어사전, 한국정보통신기술협회 ... 가산기의 설계 실험 결과입력출력ABS0000000101010010111010001101101101011111결론 및 검토=0, A=0, B=0 일 경우,=0, A=0, B=1 일

리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험 9. 연필자판기 결과보고서

결과보고서실험 9. 연필자판기과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 주입된 ‘동전’의 양을 기준으로 하여 ‘연필’과 ‘거스름돈’을 지급하는 논리 회로의 설계와 구성 ... 및 결론이전까지의 실험은 논리회로에 대한 이론이나 기본적인 사항들을 익힐 수 있는 실험들이었다면 이번 실험부터는 무언가 지금까지 배운 이론들을 활용하여 실용적인 회로를 구성할 수 ... .* 실험 회로와 결과에 대한 보고서 작성2. 데이터 및 관찰내용모델-2 연필자판기의 진리표는 다음과 같았다.입력출력N1D1D2QPNCDC1DC200000

리포트 | 9페이지 | 1,500원 | 등록일 2019.04.26

다운로드 장바구니
RS래치와 RS플립플롭 실험레포트

논리에 따라 출력이 결정되는 비동기식 회로이다.[2] RS-플립플롭(flip flop)(1)플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로로 CLK ... 실험(2)5.고찰이번 실험은 RS 래치와 RS 플립플롭의 작동원리와 특성들을 직접 설계와 타이밍도를 그려서 이해하는 실험이었다.RS 래치회로는 입력이 변화되기만 하면 게이트의 지연 ... 시간 이후에는 입력논리에 따라 출력이 결정되는 비동기식 회로이며, RS 플리플롭 회로는 입력이 변화를 갖더라도 CLK 신호가 인가되지 않으면 출력의 변화가 없고 CLK 신호가 인가

리포트 | 7페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
판매자 표지

디지털회로 예비 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]

디지털 회로 실험 예비 보고서 #2실험 2. 부울대수(Boolean Algebra)와 조합 논리 회로과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표- 부울 대수를 이용 ... 울 상수 0과 1을 조합하여 이 루는 논리를 말한다. 기본적인 논리회로 0과 1을 조합하여 만든 회로를 조합논리회로라 한다. 또한 이 회로를 입력변수와 출력변수간의 관계를 나타내는 식 ... 에 출력을 비교한 결과, 출력값은 입력B와 같다는 결과가 나왔다.③ 위의 부울 식을 NAND 게이트로 설계하고 Max +Plus Ⅱ로 시뮬레이션 하시오.설계한 회로를 연결하고 출력

리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12 | 수정일 2018.06.18

다운로드 장바구니
정보 기기의 구성과 동작

1. 컴퓨터의 구성과 동작 Ⅱ . 정보 기기의 구성과 동작1-1. 디지털 설계 70 쪽 디지털 설계의 기본 이론이 되는 불 대수와 논리 연산을 이해할 수 있다 . 논리 회로 ... 의 설계 과정을 이해하고 기본적인 논리 회로를 설계할 수 있다 . 학 습 목 표1-1. 디지털 설계 70 쪽 정보 기기는 어떤 원리에 의해 만들어질까요 ? 동기 유발1-1. 디지털 설계 ... 며 , 연산의 결과 또한 참 또는 거짓이 된다 .1-1. 디지털 설계 70~71 쪽 1. 불 대수와 논리 연산 불 대수의 사용 목적 디지털 회로의 설계와 분석을 용이하게 하기 위함

리포트 | 49페이지 | 무료 | 등록일 2017.11.01

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습10-(4-bit Adder 회로 설계)

실습 목적 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.이론부 요약부울 대수 : 논리학을 수학적으로 해석하기 위해 고안 되었으며 변수, 상수 ... , 연산자, 기본 공리 및 정리로 구성된다. 0과 1로 표현하며 변수는 일반적으로 A, B, C, X, Y등을 쓴다.연산자 : complement (), Or(A+B), And(A*B)공리와 기본 정리

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
[기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

방법 및 순서① 다음의 상태를 따르는 6-mod Gray code synchronous counter를 설계한다.② 회로를 설계하고 구성한다.③ 실험 회로는 실험 당일 날 제공 될 예정 ... of the counter회로부품7408 quad AND Gate74LS76 dual J-K Flip-Flop3. 소자 및 장비7408 quad AND Gate 74LS76 dual ... J-K Flip-Flop4. 관련이론Counter란?2개 이상의 플립플롭으로 구성되어, 매 입력 펄스 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터이

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
시립대 전전설2 [4주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-report4주차: Combinational Logic을 설계 및 실험1. Introduction (실험에 대한 소개)가. Purpose of ... 이다.나. Essential Backgrounds for this Lab반가산기반가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 ... this Lab베릴로그의 기본 문법인 always와 initial 구문의 차이점에대해서 이해를 하고 테스트벤치에서의 토글링을 하는 방법을 always로 설계를하여 always의 사용

리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
논리회로설계실습-FSM-결과보고서

논리회로설계 실험 결과보고서 #9실험 9. 순차회로 설계 - FSM실험목표스위치를 통한 하드웨어 작동에서의 채터링에 대하여 이해하고 이를 방지하기 위한 디바운싱 코드에 대하 ... 여 알아본다. 이를 사용하여 스텝 클록 펄스 발생회로를 이용한 링 카운터를 설계해 본다. 작성된 코드를 사용하여 RoV-Lab3000과 연결하여 하드웨어 작동을 해 본다. 최종 ... 적으로 작성된 코드와 하드웨어의 작동이 일치하는지 확인해 본다.실험 결과 스텝 클록(펄스) 발생 회로를 이용한 링 카운터를 설계해 본다.소스코드스텝 클록 사용 링카운터 작동 사진 고찰조원

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
[텀프] 아날로그회로설계(op-amp) 텀프로젝트 스마트신발장

아날로그 회로실험 및 설계 term project스마트 신발장1. 개요2. 사용소자3. 이론가. Op-Amp 비교기 회로나. Op-Amp ADC 회로다. 조도센서라. 서보모터4 ... . 블록도5. 회로도가. 전체 회로도나. 조도 센서회로다. 서보 모터 회로6. 브레드 보드 구현 및 실제 파형7. datasheet8. 결론 및 고찰9. 실험 사진10. 참고자료1 ... 었다. 전체 주기를 약 20ms 로 맞추고 on time을 약 0.7ms 와 0.9ms 로 맞추어 90도 각도와 55도 각도를 대략 맞추었다.3. LED 및 FAN 제어 회로도조도센서

리포트 | 16페이지 | 3,000원 | 등록일 2019.12.30 | 수정일 2020.01.02

다운로드 장바구니
[기초회로실험] 멀티플렉서 결과보고서

기초회로실험I결과보고서4X1 멀티플렉서의 설계서론멀티플렉서(Multiplexer)다중의 입력 신호(input signal)중에서 조건에 맞는 특정의 입력 신호를 하나만 선택 ... 하여 출력하는 논리 회로를 멀티플렉서(Multiplexer) 또는 먹스(MUX)라고 한다. 그리고 멀티플렉서와 반대의 목적에 사용되는 디멀티플렉서(Demultiplexer) 또는 디먹스 ... 있다.입력된 4개의 값 중 하나를 선택해 출력한다.멀티플렉서 논리회로진리표를 가지고 4X1멀티플렉서의 논리회로를 그리면 아래와 같다.멀티플렉서는 많은 입력들 중 하나를 선택

리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 4-bit Adder 회로 설계 결과 레포트 입니다

아날로그 및 디지털 설계 실습10# 4-bit Adder결과 레포트1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실습준비물 ... - Toggle Switch 15개- 점퍼선 다수4. 설계 실습 내용 및 분석(1) 설계실습계획서 (3)에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현 ... 단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[반도체공정] 3차 레포트 - Future Memory Technologies

보다도 짧다. 주요한 사양은 설계 rule은 180nm, 공급 전압은 외부 인터페이스 회로용이 +2.5V, 내부회로용이 1.8V이고, 칩면적은 79mm2 이다. 메모리 셀 면적은 1 ... 의 refresh dynamic power의 증가는 향후 메모리 체계 설계에 있어 회로, 건축 설계자들에게 어려움을 안겨주었다.최근에는 미래 컴퓨팅 시스템에서 기존 메모리의 대안 ... 와 상호연결 된 CPU 코어를 빠르게 처리하기 위해 성능, 에너지 효율성 그리고 스토리지 용량을 엄청나게 확장하는데 도움이 될 것이다. 컴퓨터 시스템 설계의 미래 판도를 바꾸는 열

리포트 | 15페이지 | 1,000원 | 등록일 2019.11.22

다운로드 장바구니
가산기 실험보고서

(George Boole)이 19세기 중반에 고안한 논리수학이다. 부울대수는 AND, OR, NOT 논리를 이용하여 논리식을 표현한다. 논리식의 각 변수는 0과 1의 값(논리 레벨 ... )을 가지며, 논리 연산이 가능하다.OR교환법칙A+0`=`A`A+1`=`1`A+A`=`A`A + bar A `=` 1`A+B`=`B+A`A cdot B `=` B cdot A`결합법칙A ... )흡수NOTA+ (A cdot B)`=`A`A cdot (A+ B) `=`A`bar bar A `=`A`-드모르강의 정리(De Morgan’s Theorem)드 모르강의 정리는 논리

리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01

다운로드 장바구니
실험6. 논리조합회로의 설계

으로 Karnaugh map을 응용하는 방법을 익히고 don't care 조건을 다루는 예를 실습한다.조합논리회로 설계의 실례로 덧셈기(가산기)의 회로를 구현해 본다. 반가산기와 전가산기 ... 의 기본동작을 이해하고 이를 실제 회로설계에 적용함으로써 논리회로를 다루는 능력을 키운다.3. 관련이론○논리게이트의 조합-앞의 실험2에서 다루었던 기본적인 논리게이트 요소들을 결합 ... bar{C} + bar{B} C) = BAR A ( B OPLUS C)○조합논리회로의 설계절차-이상에서 설명한 내용을 감안하여 조합논리회로의 설계절차를 다시 요약하면 다음과 같

리포트 | 25페이지 | 3,500원 | 등록일 2018.03.04

다운로드 장바구니
논리회로 설계프로젝트 (A+받은 레포트)

논리회로설계 프로젝트■ 목차 ■1. 프로젝트명2. 설계프로젝트 목적3. 설계의 구성요소 기술4. 설계의 구성요소 목표 및 분석5. 설계의 현실적 제한조건6. 상세 회로 설계도7 ... . 기능 블록 별 동작 및 성능 분석1. 프로젝트명- 동기 논리회로 설계2. 설계프로젝트 목적- 논리회로에서 사용되는 소자들의 동작원리를 파악하고, 세부 기능 블록을 설계 및 구현 ... 를 고려한다.- 윤리성: 인터넷 검색을 통한 아이디어 및 설계를 도용하면 안 된다. 다른 팀의 자료를 그대로 복사하면 안 된다.- 사회에 미치는 영향: 에너지 절약형 논리회로 설계

리포트 | 7페이지 | 1,500원 | 등록일 2017.07.23

다운로드 장바구니
항공대 기초공학설계 중간 요약본

? 공학설계? 목표 설정? 구조 설계 (센서, 구동기)? 제어 논리, 알고리즘 설계 및 제작기계적설계1. 중력을 이용한 인형2. 유압을 이용한 초기비행기3. 소총? 제어 논리 ... 가 물리적 원리에 의존하며 분산되어 있다? 복잡한 시스템의 설계가 힘들다? 구조가 단순하고 수리가 쉽다아날로그 설계1. 온도센서 토스터2. 아날로그 회로 rf 라디오 / 워키토키 ... ? 비용이 저렴하다? 고주파회로에서는 아날로그 회로가 필수적이다? 복잡한 논리의 구현이 어렵다Arduino? 초저가의 단순화된 디지털 컴퓨터? 센서, 구동기 회로 연결을 쉽게한 소형

리포트 | 2페이지 | 1,000원 | 등록일 2018.03.22

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]

조합 논리 회로를 이해하고 학습한다.조합 논리 회로를 직접 설계한다...학습한 내용을 응용하여 조합 논리 회로를 설계한다.나. Essential Backgrounds ... 결정됨논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않음.조합 논리 회로 설계 : 디코더해독기임의의 입력 번호에 대응하는 출력만을 활성화 시킴.N비트 2진 입력 신호 ... *************00010010000001000110000100010000010000101001000001100100000011110000000조합 논리 회로 설계 : 2x1 MUX회로멀티플렉서 또는 데이터 선택

리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니

이전10개 46 47 48 49 505152 53 54 55 다음10개

파워링크

신청하기