"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 961-980 / 9,757건

판매자 표지

[디지털 논리회로 실험] 17장. MOD-N 카운터 결과레포트

논리회로실험 A반결과17장MOD ? N 카운터5조이름학번실험일15.06.09제출일15.06.19브레드 보드 전압 : 4.91V실험에 사용된 기기 및 부품 : 오실로스코프, SN ... (1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 3 카운터 회로의 회로도이다.회로도에 IC 핀번호를 작성하여라.(2)Q _{B},Q _{A ... 이 됨을 알 수 있다.실험 17.3 74163을 이용한 MOD ? 5 카운터(1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 5 카운터 회로의 회로도

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
논리회로의 간략화 결과보고서

부울함수를 사용한 간략화간략화한 논리회로도(3변수)표4-4 결과입 력계 산 값출력ABC논 리 적논리적의 화측정값Y00000*************010000111011001011 ... ABCY00000010010101111000101111001111ABC010001111111013변수 진리표 카르노맵부울함수를 사용한 간략화간략화한 논리회로(4변수)ABCDY ... 았다. 이번 시간을 통해 회로 구성하는 법과 장비 조작하는 법을 다시 확인해 볼 수 있어서 좋았다.

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
전자계산기구조 0~9까지의 10진수 중 2의 배수(0도 포함)가 입력되면 LED가 켜지고 그 외의 숫자가 입력되면 LED가 꺼지는 논리회로를 진리표로 표현하고 Boolean Algebra를 사용하여 간소화한 후 논리회로를 도시하시오. 이 때 논리항은 2개로 제한하며 각 항의 입력 변수는 3개를 넘지 못한다.

되면 LED가 꺼지는 논리회로를 진리표로 표현하고 Boolean Algebra를 사용하여 간소화한 후 논리회로를 도시하시오. 이 때 논리항은 2개로 제한하며 각 항의 입력 변수는 3개를 넘 ... ’(X’+X)= Z’Cf) 입력변수 4개일 때, 카르노 맵WX YZ0001111000100101100111XXXX1010XX5) 논리회로참고문헌 : 1) 전자계산기구조 학습자 교안 ... 자료2) 디지털공학개론 학습자 교안자료3) 디지털 논리회로, 임석구, 홍경호 공저, 한빛미디어참고 사이트 : 없음

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.05.12 | 수정일 2020.05.19

다운로드 장바구니
논리회로실험)기본논리회로

1.실험목적1.AND,OR,NOT,NAND,NOR게이트의 기본적인 논리함수를 이해한다.2.기본 논리회로의 측정방법과 구성방법을 익힌다.2.실험내용실험1)p.12 그림1.6그림1 ... 만 끝까지 포기하지않고 하여서원하는 결과값을 얻어내었다.처음하는 실험이라 좀 어색했지만 앞으로는재미있는 실험수업이 될수있을것같습니다.결과레포트1.기본논리회로 ... .6의 회로를 구성하고 입력A,B를 변화시키면서 표1.6의 축력전압 Y를ABY000010100111측정하시오. Vcc:핀14, GND:핀7번실험2)p.12 그림1.7그림1.7의 회로

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2007.03.14

다운로드 장바구니
산술연산논리회로

예비보고서실 험 주 제 :실험5. 산술연산 논리회로과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목산술논리연산회로(ALU)2.관련이론산술논리연산장치(ALU ... : Arithmetic Logic Unit)는 여러가지 산술연산과 논리연산을 수행하는 회로를 말한다. 산술연산을 위한 가장 기본적인 요소는 이진병렬가산기로서 여러 개의 전가산기 회로를 연결 ... 되어야 한다.ALU는 앞서 설명한 산술연산회로와 논리연산회로를 조합하여 서로 간섭이 발생하지 않도록 제어회로를 설계하는 것이 중요한다. FA를 사용한 2-bit ALU를 병렬로 연결

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 결과레포트

논리회로실험 A반결과 보고서15장비동기식 카운터5조이름결과실험일15.06.02제출일15.06.09측정 전압 ? 4.90V실험에 사용된 기기 및 부품 : 오실로스코프(CRO) 혹은 ... 3Bit 비동기식 다운(DOWN) 카운터(1) IC 7476(Dual JK Flop-Flop)을 이용한 비동기식 다운 카운터회로의 회로도이다. 회로도에 IC 핀 번호를 작성 ... 모서리마다 출력이 반전함을 알 수 있다.실험15.3 비동기식 10진 업 카운터(1) IC 7476(Dual JK Flop-Flop) 2개를 이용한 비동기식 10진 업 카운터회로

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
[논리회로] 한 학기 실험 보고서 총 모음 (SSU)

본문참조

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.08.21

다운로드 장바구니
아주대 논리회로 실험 래치와 플립플롭 예비

논리회로 실험 예비보고서실험6. 래치와 플립플롭1. 실험 목적1) Latch와 Flip flop에 대하여 알아본다1) Lacch 와 Flip flop의 차이점에 대하여 알아본다 ... EnableC가 HIGH인 동안에 입력이 출력에 반영된다.2)플립플롭(flip-flop)플립플롭(flip-flop)은 1비트의 정보를 보관·유지할 수 있는 회로이며 순서논리회로 ... 의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 조합 회로를 단순하게 하여 조합 논리를 실현하는 회로가 아니고, 입력에 대하

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
아주대학교 논리회로실험Basic Gates예비

이해2. 실험 이론1) Logic Gate 의 기본적인 특성논리회로의 Logic Gates는 AND, OR, NOT, XOR등의 논리연산을 수행한다.논리회로의 Logic gates ... 논리식을 써서 회로를 나타낼 수 있는데, 그것이 바 로 Boolean equation이다.? De Morgan의 법칙논리 대수 성질의 하나로서, 여러 논리 변수의 논리합 전체 ... 한 것을 논리합 한 것과 같다는 것을 나타낸 정리. 이것을 이용하면 어떠한 논리 회로도 NAND와 NOR를 사용하여 간략하게 나타낼 수 있다.3.실험절차 및 예상결과1) 실험 준비물

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
아주대학교 논리회로실험Basic Gates결과

논리회로 실험 결과보고서실험1.Basic Gates 결과보고서1.실험의 결과실험1) 3-input AND gate 구성-회로를 구성하고, 출력결과를 토대로 Truth table ... Truth table을 작성하라.truth tableINPUTOUTPUTABXYZ000000111110101111012. 실험에 대한 고찰이번 실험은 논리회로실험에서 쓰이는 가장 기본적인 ... 사용하기도 했다. 이번 실험을 통해 기초적인 논리회로를 구성할 수 있게 됐다. 기본적인 게이트들에 대해서도 이해할 수 있게 됐다.추가 적으로 De Morgan의 법칙과 PULL

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로, 이학전자(Voltage divider, Voltage adder, 저항, 전류, 전압 이해)

한다.③ 주어진 기기들로 전압(직류, 교류) 및 전류를 측정한다.Ⅱ. 실험이론1) voltage dividerfig 1. voltage 회로 예시fig 1.과 같은 회로가 있을 때 ... 키르히호프의 전압법칙에 의해V _{s} =V _{1} +V _{2} + CDOTS +V _{N}(식`1)이 된다. 직렬회로 이므로 저항값에 관계없이 각 저항에 흐르는 전류는 ‘i ... 을 알 수 있다. 식 2 를 식 1에 대입하면V _{s} =i``(R _{1} +R _{2} + CDOTS +R _{N} )(식`3)이 되고 직렬회로의 전체저항(R _{T})는R

Non-Ai HUMAN
| 리포트 | 18페이지 | 4,000원 | 등록일 2015.11.22

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수 ... 에서만 동작하는 순차 논리 회로이다. FSM의 출력과 다음 state는 현재 state와 출력에 의해서 결정된다.2)Mealy machine-밀리 머신은 클럭의 발생과 상관없이 출력이 즉시

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털논리회로 FSM 설계 유료 빨래방 구동회로

DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1 ... .Title유료 빨래방 세탁기 구동회로 FSM 설계수업시간에 배운 Finite State Machine(FSM)을 통해 유료 세탁기의 동작을 컨트롤 할 수 있는 회로를 설계하시오.2 ... .Specification1. 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

다운로드 장바구니
논리회로) 자판기를 제어하는 조합 논리회로설계 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 자판기를 제어하는 조합 논리회로설계2. 실험 목적 : 조합 논리회로를 이용해서 음료수 자판기를 직접 설계한다.3. 실험 내용 600원 짜리와 700원

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,500원 | 등록일 2013.06.09

다운로드 장바구니
16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

어 그 때 reset 버튼을 누르면 둘 다 1의 값을 가지게 되어 clear 단자가 작동한다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트 ... 를 저장하기 위한 디지털 논리회로를 말한다. 하나의 데이터 입력과 Clock 입력, 하나의 출력을 가지며 출력 신호 변화는 Clock과 동기되지 않는다. 회로에서 입력이 시작되면 입력 ... 1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
디지털 논리회로의 조합 및 응용 예비보고서

3장 . 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate ... 에 대한 응용2. 관련 이론● Exclusive OR gate- Boole 대수로 정의되지 못하는 응용논리연산 수행- gate들의 조합논리로 정의됨- Y = A?B = A′B + AB ... )? 회로구성도? 가상실험 결과A=0, B=0▶ 3.2.1 Exclusive OR gate circuitA=1, B=0A=0, B=1A=1, B=1▶ 3.2.2 NAND gate

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
실험1 조합논리회로 2 멀티플렉서 예비보고서

실험 (1) # 예비보고서조합논리회로 Ⅱ : 멀티플렉서1. 목 적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2. 이 론2.1 ... 으로 할당하고나머지는 선택신호로 할당하여 논리함수를 구현하는 것이다. 예로서 다음의 식 (1)로 나타나는논리함수를 회로 구현하는 방법을 살펴보도록 하자.F`=` bar{A} bar ... _{1}D _{2}D _{3}bar{A}0①2③A4⑤⑥701Abar{A}(c) 회로 구현용 표그림 3 멀티플렉서에 의한 논리함수의 구현2.2 디멀티플렉서디멀티플렉서

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
2장 . 디지털 논리회로 개론 - 예비레포트

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... . 가상실험 (시뮬레이션)? 회로구성도? 가상실험 결과▶ AND gateA=0, B=0A=0, B=1A=1, B=0A=1, B=1▶ OR gateA=0, B=0A=0, B=1A=1

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/27과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 3. 가산기 & 감산기실험목적 ... 이론가산기- 반가산기? 반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로아래 그림에 나타낸 것과 같이 2개의 비트 A ... . 위의 회로를 구성2. 모든 입력 조합을 넣고, 결과를 확인한다.3. 2를 토대로 Truth table 작성.2. 전가산기1. 위의 회로를 구성2. 모든 입력 조합을 넣고, 결과

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니

이전10개 44 45 46 47 484950 51 52 53 다음10개

파워링크

신청하기