산술연산논리회로

소개글

산술연산논리회로

목차

1.실험 제목
2.관련이론
3. 실험의 이론적 결과

본문내용

1.실험 제목
산술논리연산회로(ALU)
2.관련이론
산술논리연산장치(ALU : Arithmetic Logic Unit)는 여러가지 산술연산과 논리연산을 수행하는 회로를 말한다. 산술연산을 위한 가장 기본적인 요소는 이진병렬가산기로서 여러 개의 전가산기 회로를 연결하여 만들어진다. 논리연산을 위한 가장 기본적인 요소는 AND, OR, NOT 등의 연산이며, 논리연산은 특정자리의 계산 결과가 다음자리 계산에 영향을 미치는 산술연산과는 달리 대응되는 자리의 비트간에만 연산이 수행된다.
-산술연산장치: 산술연산들(+, -, ×, ÷)을 수행.
-논리연산장치: 논리연산(AND, OR, XOR, NOT
등)을 수행
-쉬프트레지스터(shift register): 비트들을 좌측 혹은 우측으로 이동시키는 레지스터
-보수기(complementer): 2진 데이터를 2의 보수로 변환(음수화)
-상태레지스터(status register): 연산결과의 상태
를 나타내는 플래그들을 저장하는 레지스터.
보수 표현
- 1의 보수(1‘s complement) 표현: 모든 비트들을 반전(0->1, 1->0)
- 2의 보수(2‘s complement) 표현: 모든 비트들을 반전하고, 결과값에 1을 더한다.
논리적 쉬프트(logical shift)
- 쉬프트 연산 : 레지스터 내의 데이터 비트들을 왼쪽 혹은 오른쪽으로 한 비트씩 이동.
- 좌측 쉬프트
* 모든 비트들을 좌측으로 한 칸씩 이동.
* 최하위 비트(A1)로는 0이 들어오고, 최상위 비트(A4)는 버림.
- 우측 쉬프트
* 모든 비트들을 우측으로 한 칸씩 이동.
* 최상위 비트(A4)로는 0이 들어오고, 최하위 비트(A1)는 버림.

참고 자료

없음