아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

최초 등록일
2016.12.24
최종 저작일
2015.03
8페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
판매자isom*******
다운로드
장바구니

목차

1. 실험목적
2. 실험이론
3. 실험방법

본문내용

실험목적

Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.
디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.

실험이론

가산기
- 반가산기

‰ 반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로
아래 그림에 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) C (carry) Co를 출력하는 조합회로이다.
2개의 입력을 받아서 2개의 출력을 내보낸다.
덧셈기에서 최하위비트(LSB)의 경우, 입력에 자리 올림 수 (carry)가 없으며 이런 경우 반가산기를 사용한다.

참고 자료

http://yms2047.tistory.com/entry/%EB%B0%98%EA%B0%80%EC%82%B0%EA%B8%B0-%EC%A0%84%EA%B0%80%EC%82%B0%EA%B8%B0.
cfile8.uf.tistory.com/attach/12045A2E4CB55A1D87D492
Wakerly, F. John. Digital Design. Prentice Hall. 2005.

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

isom*******
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
5
ㆍ전체 판매량
29
ㆍ최근 3개월 판매량
8
ㆍ자료후기 점수
평균 A
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서 6페이지
      (adder)와 감산기(subtractor)를 직접 구성하여 보고 가산기 ... : EXPERIMENT 3 - 가산기 & 감산기 - 1. 실험 결과 실험 1 1 ... 비트를 더하게 되는데 이러한 연산을 하는 논리회로가 바로 전가산기이다. 실험
    • 한글파일 아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor) 7페이지
      실험 3. 가산기감산기(Adder & Subtractor) 결과보고 ... 와 감산기 실험으로 Logic gates를 이용하여 가산기(adder)와 ... 적으로 가산기와는 다른 동작을 하는 반감산기의 원리와 회로구성을 실험
    • 한글파일 아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor) 8페이지
      실험 3. 가산기감산기(Adder & Subtractor) 예비보고 ... . (2) 반가산기를 이용하여 전가산기를 구성하라. (3) 이론의 반감산기 ... > (5) 반감산기를 이용하여 전감산기를 구성하시오. (6) 전가산기
    • 한글파일 논리회로실험 예비보고서3 8페이지
      기본 요소인 가산기감산기를 구성해보고 기본 구조 및 동작원리를 ... 이들의 합을 출력하도록 하는 조합논리회로로, 반가산기와 전가산기로 나눌 ... 출력하도록 하는 조합논리회로로, 반감산기와 전감산기로 나눌 수 있다
    • 파일확장자 verilog가감산기(adder-subtracter) 코드및 결과레포트(modelsim) 0페이지
      할을 해야 하기 때문에 가감산기를 만들었고, 가감산기의 논리회로 그림을 ... 지정했는데 입, 출력 값을 보면 S=0일 때 감산기, S=1일 때 가산기 ... ..FILE:HW0325_가감산기결과.docx 2019.1학기 VLSI
    • 한글파일 [mahobife]디지털회로실험 가산기와 감산기 회로 예비보고서입니다. 9페이지
      실험 2. 감산기 회로 설계 및 실험 3. BCD 가산기 회로 설계 및 ... 실험 4. 가산회로감산회로의 조함 5. 제어신호에 의한 가산기감산기 ... 7. 가산기감산기 회로 8. 가/감산기 회로 예비보고서 조교님
    • 한글파일 9주차 예비 - Multiplexer 6페이지
      . (4) 전가산기(Full adder) : 74LS153은 전가산기 ... 목적 : (1) 전가산기 구성을 위해 2개의 4입력 Multiplexer ... 사용을 익힌다. (2) 2개의 4-입력 Multiplexer를 감산기
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor