"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 텀 논리회로 과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 761-780 / 9,757건

06 논리회로설계실험 예비보고서(순차회로)

논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표래치와 플립플롭에 대해 이해한다. 각 각 어떤 종류의 래치와 플립플롭이 있는지 알아본다.JK 플립플롭 ... 및 귀환 요소가 있어 플립플롭과 유사하지만 clock 입력이 없어 비동기식 순서논리회로이다.종류는 S-R래치와 D래치가 있다.- SR 래치S(set) 및 R(reset)으로 된 ... ) 특성표JKQ(T)Q(T+1)*************1101001101111011110(3) 상태도(4) 논리기호(5) NOR 게이트를 이용한 JK FF 회로도 (펜으로 그릴 것

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
06 논리회로설계실험 결과보고서(순차회로)

논리회로설계 실험 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표JK 플립플롭을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터 ... 회로가 아닌, 순차회로를 설계하는 시간을 가졌다. 순차회로는 조합회로와 달리 클락을 갖게되며, 클락에 동기되어 출력값을 갖게 된다.

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리 회로 실험 과제 (‘7-세그먼트’를 이용한 실험)

논리 회로 실험 과제 (01-class)‘7-세그먼트’를 이용한 실험담 당 교 수 :과 목 명 : 논리회로 및 실험학 과 :학번 / 이름 :제 출 일 :실험목적- 7-세그먼트 ... ), 그리고 7-세그먼트를 이용하여 입력 값을 변화하여 ‘LOGIC’문자를 찍는 회로를 설계한다. 단, 주의할점은 7-세그먼트는 1이 아닌 0의 값을 ON으로 출력하기 하기 때문에 0

Non-Ai HUMAN
| 리포트 | 3페이지 | 5,000원 | 등록일 2016.05.25

다운로드 장바구니
논리회로실험 예비2

의 경우는 Vcc값의 30%에 해당한다.3. 천이시간(Transition time)과 전달지연(Propagation delay)의 정의를 각각 쓰고 말로 설명하시오.논리 회로의 출력 ... 1. CMOS Inverter의 동작에 대해 설명하시오. 또한, CMOS NAND게이트와 NOR게이트의 회로도를 그려보시오.(1) Vin이 0V인 경우아래쪽의 n채널 트랜지스터 ... 지만 그래프상에서 가로축의 한칸한칸이 작기 때문에 계단형이 두드려져 보이고 출력이 0가까이 떨어지기까지의 입력 구간은 1V 정도입니다.실험2옆의 화면은 회로도의 캡쳐 화면입니다.첫

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_예비8

과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰인다. 대표적인 RAM의 종류에는 DRAM, SRAM이 있다.2. RAM ... =0 일 때, 쓰기동작이 수행된다.RAM 회로 내부에 존재하는 디코더는 E=1일 경우 주소선 으로부터 주소값을 입력받아 해당되는 번지에 속한 셀들을 선택하는 역할을 수행한다. 예 ... 되어 동작하게 될 것이다.1비트 정보를 저장하는 메모리 셀(cell)의 내부회로이다. 아래 그림에서 Select Input은 선택신호로 이 신호값이 1일 때 메모리 셀이 동작

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_결과4

74HC153을 이용하여 다음 회로를 구성한다.우리반은 실험(1)은 생략하고 실험(3)만 했는데 (1)과 (3)의 차이는 둘다 4X1 멀티플렉서이고 그래서 당연히 결과값도 같 ... 74HC04를 이용하여 다음 회로와 같이 구성한다. 데이터 입력 D는 enable 입력의 역할도 동시에 함을 주목한다.입력출력DS1S0Y3Y2Y1Y00XXLLLL+500LLLH ... 들의 조합으로 디먹스 기능을 만들어 내 보기도 하였다. 물론 같은 먹스나 디먹스를 두가지 방법으로 각각 구현하였더라도 약간의 측정값 차이가 있었을 수는 있었겠으나 결과 논리값을 당연히 같게 나왔을 것이고 이건 이미 예비보고서의 시뮬레이션을 통해서 확인 한 바 있다.

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험 예비4

74HC138 디코더 칩은 3X8, 3개의 입력과 8개의 출력으로 되어있고, 각각의 출력은 3입력 변수의 최소항을 나타낸다. 3개의 인버터는 입력들의 보수를 입력하고, 8개의 AND 게이트의 각 하나는 최소항의 하나를 발생시킨다. 입력의 3개 인버터와 출력의 8개 AN..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
[논리회로설계실험]커피자판기설계

_logic; -- 다섯 개의 입력과 하나의 출력을 선언, state_out은 회로의 상태변수가 어떤 값을 저장하고 있는지를 보여주기 위해 필요.reset : in std

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
응용논리회로 엘레베이터 VHDL 레포트

응용논리회로-Term project--Elevator controller-Block diagramVHDL 코드library IEEE;use IEEE.std_logic_1164

Non-Ai HUMAN
| 리포트 | 29페이지 | 2,500원 | 등록일 2013.06.15

다운로드 장바구니
(논리회로실험)Basic Gates입니다.

를 각각 연결한다.- (-)단자를 접지시키기 위해 Power Supply의 (-)단자를 GND에 연결한다.- 이렇게 회로를 만든 후, 3-input And Gate Pin 즉, 74 ... -)에 꽂는다.- 위의 그림을 보고 3-input And Gate Pin의 입력, 출력 회로를 연결한다. 즉, And Gate의 1번, 2번 Pin은 입력 값(A, B)으로 연결 ... -)를 Bread Board의 (-)로 연결해주면 회로가 완성된다.- 입력 값을 바꾸어가며 출력 값을 확인한다.(다이오드에 불이 들어오면 출력 값이 1, 안 들어오면 출력 값이 0이

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2013.06.09

다운로드 장바구니
[A급자료] 아주대 논리회로실험 Quiz대비자료

1. 다음 그림은 CMOS의 입력 전압 값의 변화를 나타낸 것이다. 아래 그림에 CMOS의 출력이 High, Low, Abnormal 상태가 되는 구간을 표시하여라.(단, VCC= 5V, VIHmin= 3.5V, VILmax=1.5V, GND=0V이다)GND(=0)

Non-Ai HUMAN
| 시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... 하므로 PSW의 연결을 제거하면 해당 입력은 HIGH이 될 것으로 예상된다.?실험 1-DInverter를 만든 회로로 출력은 입력의 반대 논리값이 나올 것으로 예상된다.?실험 1 ... )5.01V33.03mV실험 1-D의 결과는 우리가 예상했던 결과대로 나왔다. NOT 게이트, 즉 Inverter를 만든 회로로 출력은 입력의 반대 논리값이 나왔다.?실험 1

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
논리회로) Pro_VSM 드모르간법칙

1. 실험 제목 : 브레드보드와 로직박스 사용 및 Pro-VSM을 이용한 회로 시뮬레이션2. 실험 목적 - Pro-VSM을 이용해서 미리 회로를 검증하고 분석 및 구현한다. ... - 기본 회로를 구현하여 브레드보드와 로직박스의 사용법에 대하여 익힌다.- DeMorgan`s Laws을 회로로 구현하여 확인한다.3. 실험 내용 ① 2Input-AND, OR, NOT gate에 해당하는 칩의 동작을 LED를 통하여 확인하고 진리표와 비교 분석 하시오.

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
조합논리회로

? 조합논리회로조합논리 회로 => 입력이 여러 개 있을 때 원하는 출력을 얻기 위하여 논리회로를 조합하여 만든 회로를 조합논리회로라고 한다.? 최소 항 (Minterm)최소 항 ... 는 보수를 취하여 더한 다음 이 항들을 곱하면 진리표를 만족한다.다음표의 진리표에서 최대 항으로 출력X를 구하시오? 불식 => 논리회로 변환 방법다음 불식에 대한 논리회로를 그리 ... 시오.X = AB + ABC다음 불식에 대한 논리회로를 그리시오.X = (A + B) + AB? 불식 => 진리표 변환 방법다음 불식에 대한 진리표를 작성하시오X = AB + C변수

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
조합논리회로의 설계

디지털 논리 회로 2학년 1학기 4. 조합 논리 회로 1. 조합 논리 회로의 설계 ( / )시스템을 분석하고 진리표를 작성할 수 있다. 최소항을 이용하여 출력 함수를 유도할 수 ... 있다. 출력 함수를 이용하여 조합 논리 회로를 구성할 수 있다.n개의 입력 변수가 외부로부터 입력되어 처리된 다음 그 결과가 m개의 출력 변수를 통하여 외부로 보내어진다.조합 논리 ... 회로입력 (n개)출력 (m개)(그림4-1)조합 논리 회로의 개요도조합 논리 회로의 종류 : 연산 장치(가산, 감산 등), 코드 변환기, 비교기, 멀티플렉서와 디멀티플렉서 등조합

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,500원 | 등록일 2010.11.20

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

디지털논리회로실험결과 보고서[8주차]실험 7. Finite State Machines1. 실험 개요1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... ) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션이번 실험에서는 schematic으로 그린 회로를 키트에 FPGA로 구현하지 않고, 시뮬레이션으로 그 동작 ... 만 확인하였다. 최소화된 상태표 및 카르노맵을 각각 [표 1]과 [그림 2]에 나타내었다. 이를 바 탕으로 구현한 회로는 [그림 3]과 같다. [그림 4]의 타이밍 다이어그램

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. 실험 목적1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... 만 결정됨② Melay type : 출력이 현재의 상태와 현재의 입력에 의해서 결정됨3) 카운터 : 카운팅을 하는 데 사용되는 회로① 비동기 카운터 : 플립플롭들의 클럭이 하나 ... 의 신호로 동기화되지 않은 카운터T 플립플롭을 이용한 3비트 Up-카운터의 회로 및 타이밍 다이어그램은 아래와 같다. [그림 2] 에서 확인할 수 있듯 클럭 신호가 플립플롭을 거쳐

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... ) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. 대표적으로 n-to-2^{ n} binary ... 므로 논리 회로는 [그림 4]처럼 구현될 수 있다.[그림 4]2) EncoderDecoder와 반대의 기능을 하는 논리 회로이며 일반적으로 입력이 출력에 비해 더 많 은 bit수를 갖

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. 실험 목적1) TTL의 동작 원리를 확인한다.2) 주어진 진리표를 논리식으로 최적화한다.3 ... Transistor Logic)반도체를 이용하여 구현한 논리회로의 한 종류이다. 고속용, 저전력용 등 용도에 따른 다양한 종류의 TTL이 있다. 동작속도가 빠르지만 소비전력이 크 ... ) 논리식을 TTL로 구현하여 그 동작을 확인한다.4) Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.2. 관련 이론1) TTL (Transistor

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... 다.3. 토의실험 1에서는 code converter를 구현하였다. 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같 ... 은 논리 기능을 하는 등가 회로라도 구현 방법에 따라 cost와 complexity가 달라지므로 실제 더 복잡한 회로를 설 계할 때는 이를 고려하여 최적의 구현 방법을 찾는 것

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 34 35 36 37 383940 41 42 43 다음10개

파워링크

신청하기