"verilog 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog fpga 프로젝트 hdl설계 verilog 시계 verilog 자판기 논리 디지털시스템설계 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 설계" 검색결과 61-80 / 1,006건

[verilog]Modified Booth Multiplier 설계

mbm_8x8.v (과제에서 주어진 모듈명 mba8x8 과 다르게 지정하였습니다.) module mbm_8x8(x, y, S, cin, cout );input [7:0] x, y;input cin;output [15:0] S;output cout;wire X_sel..

리포트 | 13페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

다운로드 장바구니
Verilog-디지털시스템설계

Verilog - 6bit Adder 설계1. Gate-level 방식2. Dataflow 방식1. Gate-level 방식 >> Half_adder1. Gate-level 방식 ... test bench2. Dataflow 방식 >> compile2. Dataflow 방식 >> SimulationReport< Verilog - 6bit_Adder 설계 >과 목

리포트 | 6페이지 | 1,500원 | 등록일 2012.03.28

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... HDLpost-lab reportⅠ. 서론1. 실험 목적본 실험에서는 Verilog HDL의 사용법을 익히고 이를 사용하여 디지털 논리회로를 설계하는 여러 가지 방법을 다룬다 ... 한 클럭을 유지하고 설계자가 코드를 디버그하기 위해 특정 시간 동안의 다양한 레지스터의 값들을 볼 수 있도록 해준다.2.2. VerilogIEEE 1364로 표준화된 Verilog

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
Full CPU 설계 프로젝트-Verilog HDL code 포함

##Project##Full Function CPU Design1. Introduction[1]1) Verilog HDL을 이용하여 Full Function CPU를 Design ... 2) Partial CPU를 확장하여 Full Function을 지원하는 ARM Thumb CPU를 설계하고 Test한다.[2]1) mov r0, #0x11 //r0에 0x11 ... 가 발생한 경우)- Register는 Verilog 코드 파트에서 설명2) Thumb 모듈- Input//clk : 클락을 정의reset_n: active_low 신호로서 리셋버튼

리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25

다운로드 장바구니
인하대학교 디지털시스템설계 (verilog) 2 out of 5 code BCD 설계

1. 과제목적1. always 구문의 사용법을 익히기2. case 구문의 사용법을 익히기3. Logic 블록도 및 시물레이션 파형 확인방법을 익히기8. 고찰2-out-of-5 코드에 대해 알아보았다. 모든 수에 대해 1은 2개 0은 3개이다. 그리고 10진수가 1증가할..

리포트 | 8페이지 | 1,200원 | 등록일 2017.01.06

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 언어] binary multiplier

1. binary multiplier ❍ 코드 ➪ 위의 코드는 지금 5-bit binary multiplier로 사용되는 코드이지만, 사용자가 원한다면 코드에서 parameter 선언 되어있는 dp_width의 값(bit수)을 변경해준다면 n-bit 곱셈기처럼 사용할 ..

리포트 | 2페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
Verilog를 이용한 IDCT 설계

1. PurposeHardware description languages (HDLs) such as Verilog HDL are basic tools for describing ... DCT and IDCT.2) Describe an IDCT hardware architecture using Verilog.3) Verify the operation of the

리포트 | 6페이지 | 6,000원 | 등록일 2009.12.24

다운로드 장바구니
고속 동기식 n비트 카운터 설계 (verilog,vhdl,systemverilog)

리포트 | 2,000원 | 등록일 2013.04.10

다운로드 장바구니
32비트 ALU Verilog설계

ALU결과 보고서1.실습목표CPU에서 산술 연산 논리장치인 ALU(Arithmetic Logic Unit)을 설계하고 검증한다.2.이론ALU(산술 논리장치)는 두 숫자의 산술연산

리포트 | 34페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
[verilog]8비트 가감산기 설계

5. 회로를 요구사항에 맞춰서 설계하기①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다.②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우

리포트 | 5페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

다운로드 장바구니
논리회로설계, 7segment verilog 설계

논리회로설계7segment verilog 설계입니다.발표자료(ppt)와 verilog .v 파일이 폴더 안에 있습니다. verilog를 이용하여 7segment 회로설계를 할 때 유용하게 참고할 수 있습니다.

리포트 | 9페이지 | 1,500원 | 등록일 2012.01.12

다운로드 장바구니
verilog HDL을 사용한 신호등 for 교통체증 설계~!

요약Button A - rstB - stop의 입력이 1인 경우 임의의 값을 7-Segment로 출력C - mode[0]의 입력이 1인 경우 key_data6의 출력 값 크기에 따라 주파수 변경D - mode[1]의 입력이 1인 경우 key_data4의 출력 값 크기에..

리포트 | 3,000원 | 등록일 2015.01.01

다운로드 장바구니
Verilog HDL을 이용한 PIG Game 설계

Verilog HDL을 이용한PIG Game 설계학 과:학 번:이름:Professor:Abstract1. PIG Game 소개PIG Game 특징PIG Game은 한 개의 주사위 ... 였다. 이에 대한 Verilog 코드는 아래와 같다.// clock divider1if(RESET==1)Clk_div = 20'd0;elseClk_div = Clk_div+20'd1

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
인하대학교 디지털시스템설계 project (verilog)24bit Booth multiplier design

1. 서론최근 IoT 및 다양한 멀티미디어의 응용에 관련하여 빠른 성능의 processor가 요구되기 때문에 고속의 곱셈기의 설계에 대한 요구도 증가하고 있는 추세이다. 본 ... 프로젝트는 Booth’s algorism과 Pipeline, Wallace tree 등을 이용하여 빠른 곱셈기를 설계하는 데 의미를 둔다. 본 프로젝트에서 사용할 이론은 Booth's ... 다. 3 to 2 CSA만을 이용한 최적화 되지 않은 설계와 3 to 2/4 to 2 CSA를 섞어 쓴 최적화된 설계를 비교할 것이다. - Wallace tree : 곱셈

리포트 | 53페이지 | 5,400원 | 등록일 2017.01.06

다운로드 장바구니
Verilog HDL (자판기 설계)

14주차 논리회로설계 ◈ 자판기를 설계하시오.1. 설계배경0~10까지 총 11개의 STATE를 100원 단위와 같이 설정하고, 각각의 상황에 맞게 NEXT STATE를 결정

리포트 | 1페이지 | 3,000원 | 등록일 2010.06.07

다운로드 장바구니
Verilog HDL을 이용한 Memory 설계

Verilog HDL을 이용한 Memory 설계

리포트 | 3페이지 | 1,000원 | 등록일 2010.05.26

다운로드 장바구니
[verilog]Mealy FSM 및 Moore FSM 설계

reg [2:0] state, next;//State Register (상태 레지스터 블록) always @(posedge clk or posedge start) begin if(start==1) state

리포트 | 7페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

다운로드 장바구니
[verilog] 쿼터스툴을 이용한 설계

a. Full ADDER 설계 b. a에서 설계한 Full ADDER를 이용하여 16bit RCA(Ripple Carry Adder) 설계 (a ... 에서 설계된 Full ADDER모듈을 이용합니다.)c. a에서 설계한 Full ADDER를 이용하여 4bit CLA(Carry-Lookahead Adder) 설계 4bit ... Carry-Lookahead Generator를 설계d. 4bit CLA 4개를 RCA구조로 연결하여 16bit Hybrid Adder를 설계e. {c_out, sum} = a + b

리포트 | 10페이지 | 3,500원 | 등록일 2010.05.25

다운로드 장바구니
디지털 시스템 설계 - BCD to 7 Segment (verilog로 구현)

[Report]디지털 시스템 설계- BCD to 7 Segment -BCD_in = 4'b1111로 바꾸어 default 값 00000001이 나오는지 확인하였습니다.

리포트 | 3페이지 | 1,500원 | 등록일 2014.11.21 | 수정일 2015.10.21

다운로드 장바구니
Verilog-HDL 을 이용한 ALU 설계

논리회로설계 텀프로젝트입니다.Verilog-HDL 을 이용한 ALU 설계 입니다.기본적인 ALU 를 설계하여.① exponential - 지수② factorial - 팩토리얼③ multiply - 곱셈을 구현하는 프로젝트 소스입니다.

리포트 | 2,000원 | 등록일 2011.06.09 | 수정일 2016.02.05

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기