"verilog 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 결과보고서 FPGA 논리 nand gate verilog stopwatch verilog clock 디지털시스템실험

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 결과보고서" 검색결과 61-80 / 164건

판매자 표지

카이스트 한국과학기술원 KAIST [반도체시스템공학과] 자기소개서와 면접자료

했습니다. 행사가 성공적으로 끝난 뒤에는 팀원들의 노고를 인정하며, 결과보고서와 개선점도 꼼꼼히 정리해 다음 기수에 인계했습니다.이러한 리더십 경험을 통해 저는 조직을 이끄는 힘 ... 를 비교하는 실험을 맡았습니다. 이 과정에서 시뮬레이션 툴을 이용해 다양한 파라미터를 설정하고, 실제 소자 측정 결과와 이론값의 차이를 분석하는 일이 반복되었습니다. 실험 결과 ... 은 것이 다릅니다.수상 경험이 단순히 결과에 머무르지 않고, 새로운 도전의 출발점이 되었습니다. 앞으로도 KAIST 반도체시스템공학과에서 실력을 검증받는 데 그치지 않고, 도전

자기소개서 | 7페이지 | 3,000원 | 등록일 2025.09.08

다운로드 장바구니
판매자 표지

울산과학기술원(UNIST) 유니스트 대학원 전기전자공학과 자기소개서

속도나 전력 소모에 직접적으로 영향을 준다는 사실이 인상 깊었습니다. 이후 공정 오차와 회로 설계 간의 관계를 정리한 개인 보고서를 작성하며 반도체 소자의 물리적 거동을 이해 ... 아 Verilog HDL을 사용해 디지털 필터를 설계하고, 신호의 왜곡을 최소화하는 방법을 연구했습니다. FPGA의 구조적 한계를 극복하기 위해 파이프라이닝 기법을 적용하면서 병렬 ... 할 수 있는 연구를 수행하고자 합니다.저는 문제를 깊이 탐구하는 끈기와 분석적인 사고를 갖춘 사람이라고 생각합니다. 전기적 특성을 세밀하게 분석하고, 이론과 실험 결과가 다를 때 그

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.10.21

다운로드 장바구니
디지털시스템실험 2주차 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog ... 를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.실험결과1. Quartus ... 에서 Verilog HDL File 을 선택하여 파일을 생성하였다.4. 좌측의 Verilog 코드를 생성하였다.5. Processing > Start > Start Analysis

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
전가산기 설계 보고서

전가산기 설계보고서목적 : 전가산기를 Schematic과 Verilog(VDHL)로 다양하게 설계하는 방법에 대해 설명하고, 각각의 차이점과 장단점을 비교하기 위함이다.준비물 ... 한 설계pin 할당input : 슬라이드 스위치(SW0~SW7)output : LED(D8~D15)핀 할당진리표를 이용해 설계하는 것은 진리표를 그대로 Verilog의 case문 ... 는 오류도 그만큼 줄일 수 있다.단점 : 1.단순히 진리표를 Verilog 코드로 표현한다고 해도,Schematic의 경우와 마찬가지로 진리표를 유도하는 과정은 필요하다.2.진리표

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2020.11.20

다운로드 장바구니
디시설설계실습

디지털시스템설계 실습3 결과보고서학번이름1. 실험 제목Detect 101 Machine Design2. 실험목표Detect 101 Machine Design-Verilog ... 과정 소개16비트의 데이터가 들어오고 101의 최대 개수는 5개 이므로 총 6개의 결과값이 가능하므로 결과값은 3비트이다.28~34)에서 state의 초기값은 0이므로 0일 때 ... 계산을 위하여 state 1로 넘어간다,4. 결과입력 값 *************111을 입력 했을 때 101의 개수 4개가 result에 이진수 형태로 입력되는 것을 확인할 수 있

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2020.11.15

다운로드 장바구니
시립대 전전설2 [9주차 결과] 레포트

와 CNT 100Hz =0일때 CNT_100Hz=20 일떄와 CNT>=400때의 경우로 나눠서 아닐경우 CNT=0으로 출력을 설정을 하였다. 예비 보고서에 사용된 코드와 다르게 글자 ... 의 움직임을 다르게 설정을 하였다. 실제 예비보고서에서 작성한 코드는 너무 급속도로 빠르게 이름이 지나가서 확인이 불가능했다. 그래서 클럭부분의 Hz부분을 설정을 다르게 하 ... 컨트롤러를 제어하는 로직이 설계되어야 함.Text VFD Write Timing2. Supposed Data and Results of this Lab (예상 실험 결과)가. 실험

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

결과 보고서( 기본적인 디지털 논리회로 설계 )제목기본적인 디지털 논리회로 설계실습 목적본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 화된 논리식을 HDL로 코딩하라. 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다.3. 설계한 HDL 코드를 컴파일하고 시뮬레이션한 결과를 Schematic ... 하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과Schematic설계1

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
디시설 - 멀티플렉서, 디멀티플렉서 설계

결과 보고서( 멀티플렉서, 디멀티플렉서 설계 )제목MUX, DEMUX 설계실습 목적멀티플렉서는 여러 개의 입력을 하나의 출력으로 전송한다. 반대로 디멀티플렉서는 하나의 입력 ... 하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해 ... 하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?: 멀티플렉서는 다중화기이며 스위치의 일종으로 데이터 선택기(Data

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
디지털시스템실험 2주차 결과리포트

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목 ... Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션실험목표① Verilog의 사용법을 익히고 실습을 통해 작동원리를 파악한다.② FPGA가 무엇인지 알 수 있 ... 다.③ 기본적인 논리 연산자의 의미와 그것의 기호에 대해 알 수 있다.④ 주어진 논리표에 따라 코드를 작성하고, 코드에 대한 Testbench를 하여 시각적으로 확인한다.실험결과(1) 코드

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2018.01.02

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 6주차 사전보고서

2019년 전자전기컴퓨터설계실험26주차 사전보고서0. 기본 숙지 사항-1. 래치(2개의 NAND 게이트 결합)-2. 래치(2개의 NOR 게이트 결합)이전 출력의 보수-3. JK ... 된다.이후 S=1, R=1인 경우 같은 반복 과정을 계속하지만 Q=0, Q’=0이라는 결과가 반복되어 허용할 수 없는 입력이다. 즉 출력값을 특정할 수 없다(보라색으로 칠함 ... ). 이후 S=0, R=0인 경우 같은 반복 과정을 거쳐 Q, Q’의 결과가 이전 결과로 고정된다. 마지막으로 S=0, R=1을 입력받을 경우 같은 반복 과정을 거친 후 Q=0, Q’=1

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2019.10.16

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1 ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목7-segment실험목표1. 4bit binary 를 8 ... 를 순차적으로 표현하는 Controller 구현4. 구현된 결과물을 HBE-COMBO II-DLD 보드에 업로드하여 검증실험결과1. SR Latchmodule SRlatch(S,R,Q ... begin#10 clk = ~clk;endendmodule여기서 Modelsim 시뮬레이션을 실패하였는데 이에 대해서 고민하여 본 결과 FF의 초기값을 결정하기위해 clr 이

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

. 결론 (43)Ⅳ. 참고문헌 (44)1Ⅰ. 서론1. 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 순차 논리를 설계 및 실험한다. 플립플롭과 레지스터, SIPO를 행위수준 모델링 ... Parallel Data Transfer (07)2.2. 4-bit SIPO (14)2.3. Linear Feedback Shift Register (21)3. 실험 결과 (22)3 ... .ucf 파일을 선택한다.핀 설정에 대한 사항을 왼쪽과 같이 적고 저장한다.Implement Design을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog

Non-Ai HUMAN
| 리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

2019년 전자전기컴퓨터설계실험25주차 사전보고서1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A0A101010100=Y _{0 ... + {bar{S _{0}}} S _{1} +S _{0} S _{1})5. In-Lab에 대하여 Verilog HDL 코딩을 하고 Synthesize ? XST 단계까지 실행- 실습1 ... 가 없어서 편리하였다.- 실습3의도치 않은 래치가 발생하지 않기 위해 default를 사용하여 case문을 통해 작성하였다. 그 결과 synthesize가 정상적으로 작동하였다.

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
전지전자기초실험 디지털 시계 설계 실습 설계프로젝트 레포트

전기전자 기초실험 결과보고서제12장 설계 프로젝트 I- 디지털 시계 설계 실습 -학과학년학번분반실험조성명전기전자공학2# 기본 개념아무 입력도 들어오지 않으면 일반 시계 모드에 있 ... 한다. 초 조절 버튼은 초를 00으로 초기화한다.# verilog code실제로 디지털 시계를 구현할 때에는 조금 더 많은 측면을 고려해야 한다.clk가 1,000,000번 진동할 때

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2017.12.01

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

새로운 대안으로 내놓은 일종의 보고서 형식의 언어이다. 즉, Documentation을 위해 만든 Hardware용 언어이다. 당시의 미국방성은 일종의 의문도 가지고 있었지만 점점더 ... Automation)관련 업계에서 보고서 형식으로 제정해 놓은 VHDL을 Simulation할 수 있게 만들기 시작했고 이에 대해 IEEE(Institute of Electricity and ... ). HDL Design : HDL과 software를 이용하여 설계를 자동화함. Size : 100,000 gate 이상주요 HDL에는 다음이 있다.가. Verilog-HDL논리

Non-Ai HUMAN
| 리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... *************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현 ... Random Access Memory (RAM)실험목표① 16X4 RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.실험결과1

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... Simple Computer ? Data Path실험목표① 컴퓨터 시스템의 기본적인 구조를 이해한다.② DATAPATH를 설계 및 구현하고 검증한다.실험결과1. Register File ... ) | 출력 : Adata(4bit),Bdata(4bit)[그림 2] Register File 시뮬레이션 결과입력 : CLK, Daddr(2bit),Ddata(4bit),Write

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 다음10개

파워링크

신청하기