"verilog 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 결과보고서 FPGA 논리 nand gate verilog stopwatch verilog clock 디지털시스템실험

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 결과보고서" 검색결과 21-40 / 164건

[디지털시스템실험(Verilog)] PICO Processor - Decoder 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Decoder실험목표① PICO Processor의 Decoder를 구현한다.실험결과① Decoder의 시뮬레이션 결과Decoder의 시뮬레이션 결과는 다음과 같다.Wave form ... 은 위와 같다.오른쪽에는 시뮬레이션 결과의 Transcript창을 나타내었다. Dump 파일을 이용한 테스트벤치 파일로 시뮬레이션 하였으며, 아무런 오류가 검출되지 않았다.이

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer ... & Logical Unit실험목표① 128 to 4 Multiplexer를 hierarchy하게 설계한다.② Processor의 Logical Unit들을 설계한다.실험결과실험 ① 128 to ... 4 MUX의 설계왼쪽은 128 to 4 MUX의 시뮬레이션 결과이다.selection input인 'sel'을 13으로 하였으며, 해당 input값인 'din13'의 값 1101

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Memory Top & Writeback 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... 과 같다.각 input 및 output은 참고 자료에 모두 나와있으며 예비보고서에도 기재하였으므로 생략하도록 하겠다.처음으로 나오는 2to1 MUX는 memory ... - Memory Top & Writeback실험목표① PICO Processor의 Memory Top과 Writeback을 구현한다.실험결과① Memory Top의 시뮬레이션 결과

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... -write port / 16 register를 가지고 있는 General purpose register file을 설계한다.실험결과① General Purpose Register ... File의 시뮬레이션 결과Register의 시뮬레이션 결과는 다음과 같다. (구현한 register file은 1port이다.)결과값은 확인이 쉽도록 Unsigned의 형태로 나타내

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32-bit Adder-Substracter 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32-bit Adder ... Adder를 설계한다.실험결과① 32-bit 2's Complement Unit의 시뮬레이션 결과각 bit의 0과 1이 바뀐 1의 보수에, 1이 더해진 2의 보수 값이 제대로 출력됨을 알 ... 수 있다.② 32-bit Subtracter의 시뮬레이션 결과쉬운 확인을 위해 Radix를 Unsigned로 변경하였다. input A는 피감수, B는 감수이다.(Case 1

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

Verilog로 소스를 작성하는 과정에서 실수가 있었을 것이다. 그러므로 결과 값이 원하는 대로 나오지 않는다면 소스를 다시 확인해야 한다.그리고 이번 실험을 할 때 vetor ... (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥ 6가. Results of Lab 1. ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6나. Results of Lab 2 ... 이 끝나면, 시스템의 최적화 설계는 실제적으로 구현하는 게이트 수준이나 데이터 플로우 수준 모델링에서 고려한다. 행위 수준 모델링의 Verilog구조는 C프로그래밍 언어와 많은 면

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... Calculation Unit, Branch Handler를 구현한다.실험결과① Address Generator의 시뮬레이션 결과address generator의 op값에 따른 결과값 ... 는 1000으로 설정되었다.모든 결과값이 조건을 만족함을 확인할 수 있다.② PC Calculation Unit의 시뮬레이션 결과PC calculation unit의 select값

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, Branch Handler, PC Calculation Unit을 위한 Decoder 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... 의 각 모듈을 위한 Decoder를 구현한다.실험결과① Address Generator Decoder의 시뮬레이션 결과Address Generator Decoder의 시뮬레이션 ... 결과는 다음과 같다.Wave form은 위와 같다.오른쪽에는 시뮬레이션 결과의 Transcript창을 나타내었다. Dump 파일을 이용한 테스트벤치 파일로 시뮬레이션 하

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
Verilog HDL을 이용한 디지털 회로실험(인터비전) 결과보고서

와 다른 방법으로 회로를 구성하고 실험을 했던 탓인지 예비 보고서의 예상 값과는 좀 다른 결과가 나오게 되었다. 예를 들어,실험(2)의 데이터시트를 보면 알 수 있듯이 E=0,S=0,R ... =0 일 때 예비보고서에서는 Q의 값이 변화 없음으로 나오는데 측정결과 0.058~0.059v의 측정 및 아주 미세한 변동을 측정 할 수 있었다. 회로 구성상 전류가 흐르는 구조이 ... 이번 실험에서 SR래치 실험에선 사용금지의 항목을 제외한 나머지 논리값에 대한 전압을 측정해본 결과 S값이 1,R값이 0일 때 출력 Q는 5에 근접한 4.668v가 나왔고 S값

Non-Ai HUMAN
| 리포트 | 3페이지 | 4,000원 | 등록일 2008.12.25

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

. Stopwatch디지털시스템 실험 결과보고서실험제목@ 1. HALF ADDER실험목표HALF ADDER코드를 작성하여 HALF ADDER의 기능을 확인하고 Altera QuartusⅡ프로그램 ... 시뮬레이션 모두 성공적이었다.디지털 시스템 설계 및 실험 결과보고서실험제목Decoder, Encoder 및 Multiplexer실험목표Decoder, Encoder 및 ... 는 항상 Output부터 적어야 하는 습관을 들여야하며, 곧바로 not을 취할 경우 물결(~)표시를 변수 앞에 붙여주면 되었다.디지털 시스템 설계 및 실험 결과보고서실험제목BCD to

Non-Ai HUMAN
| 리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

실험2 예비보고서① Verilog의 Module instantiation에 대하여 설명하시오.-> Windows는 메모리의 효율적인 사용을 위하여 프로그램의 수와는 관계없이 코드 ... 영역은 하나만 생성한다. 이러한 부분들을 각각 코드영역과 데이터를 보관하는 데이터영역으로 부른다. 메모리상에 할당된 객체를 instance라 하며, Verilog와 같은 프로그램 ... 이 발생했다.2) Simulation 결과를 통하여 설계된 4-bit adder의 동작에 대하여 설명하시오.module adder4_behav(A, B, Cin, Sum, Cout

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 3-예비,결과 보고서

view를 이용해 얻은 것이다.실험3 결과보고서?설계된 회로의 동작 및 설계 방법에 대하여 검토하고 토의 사항을 기술하시오.input (BCD 9의 보수)output (7-segment ... 실험3 예비보고서① BCD 입력에 대한 9의 보수 생성기의 진리표를 작성하시오. 이 회로의 입출력 및 동작은 다음과 같다.A. 입력: 4 자리 BCD codeB. 출력:i. 입력 ... 알아볼 수 없을 것으로 예상하여 gate-level형식으로 verilog coding하여 설계했다. verilog로 설계한 것을 waveform으로 시뮬레이션한 결과 진리표와 같

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 5-예비,결과 보고서

하는 것을 알 수 있다. 그 다음 Clock에서는 L이 1이 아니기 때문에 왼쪽으로 shift가 된 것을 볼 수 있다.실험5 결과보고서S-R LatchS-R Latch를 설계 ... 2개를 NAND gate로 회로 구성하여 직렬 연결시키는 것에 불과하기 때문에 어렵지 않았고, LED로 회로의 출력을 확인한 결과에서도 예비보고서에 작성한대로 출력되어 나왔다.3 ... 실험5 예비보고서1) NAND gate를 이용하여 S-R latch를 구현하고, 이를 이용하여 D latch 및 master-slave D F/F을 구현하시오.SRQQ

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

이 편하고 쉬우나, 좀 더 익숙해지면 behavioral modeling로 하는 편이 Compile했을 때 에러가 나면 디버그하기 쉽고 편하다.실험1 결과보고서1) Verilog ... Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... 은 12.3ns~13.7ns 이다.4) 동작수준(behavioral level) Verilog를 이용한 4:1 MUX 설계? 실험 3) 결과와 실험 4)의 결과를 비교하시오

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 4-예비,결과 보고서

실험4 결과보고서 ... 적으로 작동했다.(3) 실험결과 및 고찰예비보고서의 지시사항을 자세히 읽지 않아 처음 실험을 시작할 때 priority encoder를 다시 설계하는 등 실험 준비에 부족한 면 ... 실험4 예비보고서1) 그림 1과 같은 Priority encoder를 y0의 priority가 가장 높고 y7이 priority가 가장 낮게 설계하시오.● 제시된 priority

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 6-예비,결과 보고서

register와 D F/F를 이용한 8 bit 곱셈기의 waveform2실험6 결과보고서Mealy machine sequence detector 상태도1) Mealy machine s ... 실험6 예비보고서1) 입력 sequence 0101을 detect하는 Mealy machine을 상태도, 상태표, 상태할당을 하여 설계하고 시뮬레이션 하시오.Mealy ... hift시키고 LSB에 0이 입력 되도록 한다. 이렇게 해서 한 번의 계산 결과를 저장하고 반복해서 full adder에서 더해주면 곱셈기가 설계 될 것이다.Shift

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
충북대 디지털시스템설계 결과보고서5

디지털시스템설계 실습 결과보고서학번이름1. 실험 제목LED Controller DesignFPGA 7-Segment 구동 Design2. 실험목표(1) LED Controller ... 를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.3. 실험 내용(1) LED ... 을 설정한다.4. 결과(1) LED Controller시뮬레이션 결과 Mode_Switch가 1이므로 LED 출력이 KEY 입력을 통해 결정된다. KEY 입력마다 해당되는 LED의 출력

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

디지털시스템 설계 실습 2주차 결과보고서학과전자공학과학년3학번성명※전감산기 설계(진리표. 논리식. 동작표현)1. 전감산기 연산은 다음과 같다. 이 식은 x에서 y를 빼는 것이 ... ~elsif~end if형식2. Verilog 또는 VHDL로 설계한 전감산기를 컴파일 및 시뮬레이션하고, 시뮬레이션 결과를 진리표와 비교한 후 다음에 나타내라.연습문제2. 전감산기 ... 며, z는 아랫자리에서 빌림 수가 발생함을 나타낸다. 이때 연산결과는 D이고, 출력에는 윗자리에서 빌림 수가 발생한다는 것을 나타내는 B가 있어야 한다. 전감산기의 진리표를 완성하라

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

SiC 다이오드 전류 전압 모델 (Verilog A 시뮬레이션) 제안

-16.78.7-0.90.018550°C-15.98.3-0.850.017600°C-15.27.9-0.800.016※ 실제 계수는 데이터 피팅에 따라 달라지며, 위 표는 보고서 설명 ... Temperature-Dependent Two-Region Polynomial Modeling of SiC Diodes for Verilog-A Circuit ... 한다. 제안된 모델은 전온도 범위(17°C–600°C)에서 5% 이하의 상대 오차를 달성하며 Verilog-A 시뮬레이션에 통합이 용이하다.SiC Diode I–V Modeling

리포트 | 20페이지 | 2,500원 | 등록일 2025.10.05

다운로드 장바구니
판매자 표지

24장 예비보고서_FPGA를 활용한 스위치 인터페이스

24장 FPGA를 활용한 스위치 인터페이스 예비 보고서실 험 일학 과학 번성 명1. 스위치 채터링의 발생 원인과 디지털 방지 방법을 설명하시오스위치를 사람이 누르거나 때는 과정 ... 이 필요하다. 특정 시간동안 스위치의 입력을 무시하도록 설계하는 방법이다. 그렇게 하면 스위치의 입력이 들어왔을 때 채터링으로 인한 변화가 생기더라도 이를 무시함으로써 변화의 결과 ... 를 쭉 유지하게 된다.2. 아래 그림의 엣지 검출 타이밍도를 verilog로 작성할때 아래의 파란 부분의 코드를 완성하시오.module test (input MCLK,input

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07 | 수정일 2025.06.09

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 다음10개

파워링크

신청하기