D Flip-Flop을 활용한 십진 감가산기
- 최초 등록일
- 2022.05.01
- 최종 저작일
- 2020.03
- 13페이지/
MS 워드
- 가격 3,500원
소개글
"D Flip-Flop을 활용한 십진 감가산기"에 대한 내용입니다.
목차
1. 설계 요구 사항 분석
2. 일정 계획 및 역할 분담
3. 자체 평가 항목
4. 회로 설계 및 시뮬레이션
5. 회로 구성 및 중간점검
6. 통합 평가 및 테스트
본문내용
프로젝트 내용
DIP스위치와 D Flip-Flop 활용하여 2개의 수를 입력할 수 있다. 가산계산은 가산스위치를 올린 다음 CLK의 Positive Edge와 Negative Edge 에 따라 입력을 받아 두 수의 합이 7segment display( ) 형태로 일의 자리부터 순서대로 출력을 하고, 감산계산은 감산스위치 작동 후 CLK의 Edge에 따라 입력을 받아 두수의 뺄셈이 일의자리부터 순서대로 출력하는 계산회로를 설계한다. 이러한 회로를 구성하여 계산 결과값이 하나의 7segment display( )로 모두 표현되며 2자리수 이상의 수를 계산 할 수 있게 한다..
1) 설계 요구 사항 분석
대분류 : 입력 모듈, 계산 모듈, 출력 모듈
중분류 :
입력(입력->Positive Edge D Flop-Flop / 입력2->Negative Edge D Flip-flop)
계산(입력1,입력2->감,가산->Sum출력,Carry출력)
출력(Sum출력->Display / Carry출력->계산 모듈
소분류 :
입력 - DIP 스위치-> Positive Edge D Flop-Flop / Negative Edge D Flip-flop = 입력저장
계산 - 1차 가,감산-> 가산 예외처리(sum>9 : +0110) , 감산 예외처리(sub<0 : +1010) / Carry 입력
출력 – 계산 모듈의 출력 -> 7447 BCD to 7segment
프로젝트 사용 부품
1. 입력 모듈
A. 74LS74 D FLIP-FLOP – 5개
B. 7447 BCD to 7-Segment & 7-Segment display 1개
C. 7404 NOT Gate 4개 D. DIP 스위치(5bit,1bit)- 3개
참고 자료
없음
