• AI글쓰기 2.1 업데이트
  • 통합검색(411)
  • 리포트(388)
  • 시험자료(19)
  • 자기소개서(3)
  • 방송통신대(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

bcd to 7 segment 가산기와 감산기 BCD 가산기 설계 bcd 감산기 감산기실험 8비트 병렬 가산기
판매자 표지는 다운로드시 포함되지 않습니다.

"4자리 2진수 가산기" 검색결과 61-80 / 411건

  • 자료 표지
    디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이
    가 한정되므로 자리올림수(carry)를 고려하여야 한다.반가산기는 1자리의 2진수를 더하는 회로0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 1 0출력 두 자리 중 ... .1.2 전가산기컴퓨터 연산에서 반가산기로는 두 비트 이상의 2진수를 가산을 하는데 불충분하다. 상위의 자리수를 더할 때는 피가수, 가수 및 아랫자리에서 올라온 자리올림수까지 3개 ... 의 2진수를 더해서 결과로 합과 자리올림수를 출력으로 내야한다. 이러한 기능을 전가산기라 한다.- 전가산기는 하위에서 올라온 캐리를 고려한 가산기- A와 B는 더해질 두 입력이고
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11
    다운로드 장바구니
  • 자료 표지
    가산기와 감산기 회로 레포트
    A와 B를 가산하여 합의 출력 S(sum)과 자리올림수 C(carry)의 출력을 얻는 논리 회로② 전가산기 : 2개의 2진수 An과 Bn을 가산하고 전에 자리올림수(Cn-1)와 합 ... 진수 A와 B를 가산하여 합의 출력(S)과 자리올림수(C)의 출력을 얻는 반가산기와 2개 이상의 2진수 An과 Bn을 가산하여 나타나는 자리올림수(Cn-1)와 합하여 합(S ... 가산기와 감산기 회로1. 실험목적① 가산기 회로 설계 및 실험② 감산기 회로 설계 및 실험③ BCD 가산기 회로 설계 및 실험2. 배경이론- 가산기① 반가산기 : 2개의 2진수
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21
    다운로드 장바구니
  • 자료 표지
    BCD(Binary-Coded-Decimal code)에서 다음 물음에 답하시오. 1) 구현 방법2) 가 산 법3) 47+35의 BCD 가산과정
    가지 코드만을 이용하여 10진수를 나타낸다. 각 자리수가 차례대로 8,4,2,1의 값을 가지고 있기 때문에 8421코드라고 불린다. 나머지 1010~1111의 6가지 코드는 무효코드 ... 전자계산기 구조과제 BCD(Binary-Coded-Decimal code)에서 다음 물음에 답하시오. 1) 구현 방법2) 가 산 법3) 47+35의 BCD 가산과정1. BCD코드 ... 방법BCD 코드는 10진수의 각 비트를 4비트의 2진수로 나타낸다.1010, 1011, 1100, 1101, 1110과 1111은 사용하지 않는다.→ 금지된 6개의 4비트 수 들 중
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 6,000원 | 등록일 2020.07.01
    다운로드 장바구니
  • 자료 표지
    디시설 - 4비트 가산감산기 , BCD 가산기
    결과 보고서( 4비트 가산/감산기 , BCD 가산기 )제목4비트 가산/감산기 , BCD 가산기실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이 ... 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.실습 내용실습 결과4비트 가산기VHDL코드- 코드 주요 내용 및 동작 부분 해석package 선언 : 1 ... 번째 자리를 출력하고, 'High'가 아닐 때 첫 번째 자리를 출력한다.4비트 가산기결과3, 3 입력15, 3 입력15, 7 입력9, 9 입력BCD 가산기VHDL코드- 코드 주요
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    가산기 실험보고서
    (Complement)를 이용하여 감산을 할 수 있고, ‘자리 옮김(Shift)’으로 곱하기나 나누기도 할 수 있다. 이 때문에 감산기보다 가산기가 더 많이 사용된다.가산기는 2진수에 다른 ... 연산의 경우 더하기, 빼기, 곱하기, 나누기의 4가지로 나누어 볼 수 있다. 컴퓨터 내에서 수행되는 4가지 산술연산은 모두 가산기만을 이용하여 이루어지게 된다. 따라서 가산기는 2진수의 산술 연산에서 가장 기본이 되는 회로이다. ... 에 따른 논리식을 모두 ‘OR’하여 간소화된 논리식을 만든다.-가산기가산기(Adder)와 감산기(Subtracter)는 2진수를 더하거나 빼는 디지털 회로이다. 가산기는 보수
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01
    다운로드 장바구니
  • 자료 표지
    컴퓨터구조 이론 및 실습 [아두이노 논리게이트 및 조합논리회로 실습]
    (adder) : 두 개 이상의 입력을 이용하여 이들의 합을 출력하는 조합 논리 회로이며, 2진수의 첫 자리 만을 계산하는 반가산기, 그 위의 자리의 2진수 ... 도 표현 이 가능한 전가산기 두 종류가 존재하며, 자리올림(carry)가 존재한다. ② 감산기(subtractor) : 두 개 이상의 입력이 있을 경우 입력 하나 ... 회로 : 출력신호가 입력신호에 의해서만 결정되며, 기본 논리소자의 조합으 로 만들어지는 회로이며, 플리플롭과 같은 기억소자는 포함하지 않는 논리회로이다. ② 가산기
    Non-Ai HUMAN
    | 리포트 | 49페이지 | 5,000원 | 등록일 2019.10.02 | 수정일 2019.10.09
    다운로드 장바구니
  • 자료 표지
    회로실험I 예비보고서 - 반가산기와 전가산기
    000011101111 ( Carry = 1 )반가산기(Half Adder)- Exclusive-OR 게이트는 1/4가산기라고도 불림- 두 개의 2진수 A와 B를 더하면, 그 합 S ... Arithmetic)- 2진수 체계는 모든 디지털 시스템의 기초- 2개의 2진 digit 가산은 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어짐AB덧 셈 결 과 ... 회로실험I 6주차 예비보고서실험 6. 반가산기와 전가산기목적? 반가산기와 전가산기의 원리를 이해한다.? 가산기를 이용한 논리회로의 구성능력을 키운다.2진 연산(Binary
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06
    다운로드 장바구니
  • 자료 표지
    디지털회로실험 ---6장
    d, b를 측정하였다.이때 회로는 반가산기에 NOT게이트를 추가한 것과 같다. 반감산기는 2진수로 표시된 2개의 차로 얻어진 감산기이며 이때 입력에 따른 차에 감산에 의해 자리내림 ... 0111100011010111100010101011101010110101101101101100010100111100001001100101011011101100110001010011011013. 결과 분석 및 결론실험(2)에서는 반가산기 두 개를 이용하여 전가산기를 만들었다. 2진수 ... 로 표시된 2개의 수와 아랫자리에서 발생한 자리올림수까지 합해 주도록 하는 가산기를 전가산기라고 한다. 이번 실험에서는 입력을 세 개 주어 이 입력변화에 따른 출력 S와 C를 측정
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.12.02
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    과제(실습 5)전가산기를 구현하는 문제였다. 이 문제는 실습 4의 연장선으로 보면 간단하다.실습 4의 경우는 입력이 2개인 덧셈을 구현한 것이면, 이 실습 5는 입력이 3개 A ... -> 1- 1/1 -> 1Results of Lab 4.1) 반가산기 회로 구현- 반가산기 진리표ABC (green led)S(red led)0*************10아래 사진 ... onte력전압: 0.8V- High레벨 출력전압: 2.4V- low레벨 출력전압: 0.4V TTL과 CMOS의 동작 전압 레벨 Logic Gate Chip의 회로도(2) CMOS
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    디지털 실험 7장(가산기,감산기) 결과보고서
    실험 6장 비교기1. 실험목적- 가산, 감산 연산을 구현해 본다.- 4비트 2진수를 Excess – 3 코드로 변환하는 변환기를 설계, 구현, 실험한다.- 3 오버 플로우 ... 하고 이용한다. 만약 2진 입력 수가 0000에서 1001사이의 수이면, 가산기는 그 수에 0011(십진수 3)을 더해야 한다. 그러나 만약 9보다 크다면 4비트 2진수를 Excess ... (overflow) 검출로 부호화 수의 가산기 설계를 완성한다.2. 실험순서1) 그림 7-5는 2진수를 Excess-3코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17
    다운로드 장바구니
  • 자료 표지
    9주차-실험19 결과 - 카운터 회로
    : 카운터 회로실험목적 : (1) 비동기식 카운터의 구조와 동작원리를 이해한다.(2) 동기 계수기의 구조와 동작을 이해한다.(3) 임의의 mod 동기 계수기를 설계하는 방법 ... . 이 실험의 결과는 led전구를 이용하여 확인하였는데, 전구의 깜빡임을 2진수로 보고, 10진수로 바꿔서 보면 0부터 15까지 (0000~1111 까지) 1씩 증가하는 것을 확인 ... 플립플롭 이용하여 Up카운터를 설계한 것인데, 4개의 플립플롭이 모두 같은 클럭 입력을 받아서 작동하는 동기식 카운터 입니다. 이 실험의 결과는 10진수로 보았을 때 0부터 10
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.10.02
    다운로드 장바구니
  • 자료 표지
    기초전자회로실험 예비보고서 - n-bit 이진가산기
    다논리식의 구현으로는 와 같이 표현할 수 있다.반가산기: 2진수 덧셈에서 두 개의 비트 A0와 B0을 더한 합S0와 자리올림C0을 출력하는 조합회로이다. 피가수(B)와 가수(A)두 ... 를 확인한다.< IC 7486 (XOR) Data sheet >4.2 반가산기4.2.1) 설계문제1 : XOR와 AND게이트 조합4.2.2) 설계문제2 : NAND 또는 NOR게이트 ... 활용설계문제1 과 설계문제2 의 출력값 그래프가 동일함을 보면 반가산기가 잘 구현됨을 알 수 있다.4.3 전가산기4.3.1) 설계문제1 : XOR, AND와 OR게이트 조합4.3.2
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30
    다운로드 장바구니
  • 자료 표지
    인코더와 디코더 실험 레포트
    디코더)을 이용하여 전가산기 회로를 설계하고 실험을 통하여 그 결과를 확인하시오.(4) 7447을 이용하여 2진수를 10진수로 표현하시오.⑤실험결과입력출력DCBAabcdefg10 ... ,2,3은 A, B, Cn-1을 순차적으로, 특이한 점은 4.5.8번 핀을 그라운드 시키고 6번과 16번에 Vcc를 인가시켜주는 것이다. 전가산기의 합(S)가 1일 때, 자리올림수 ... 실험10. 가산기와 감산기 회로1. 실험목적① 인코더의 의미와 동작 이해② 디코더의 의미와 동작 이해③ 인코더와 디코더의 응용 능력 배양2. 배경이론-인코더① 입력을 특정의 부호
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.05.01
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [2주차 결과] 레포트
    다. 4개의 전가산기를 병렬로 연결해서 4비트의 2진수 덧셈을 수행하는 병렬 가산기이다. 단순히 4단의 전가산기를 연결하면 되므로 간편하지만 아랫단의 계산이 완료되어야만 그 Carry ... 하는 것이 불가능하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.리플캐리가산기전가산기를 병렬로 연결하면 여러 비트로 구성된 2진수의 덧셈 연산을 수행할 수 있 ... 를 한다.5) 설계한 full adder 4개를 사용하여 직렬연결을 하고 병렬가산기를 만든다.6) 만들어진 병렬가산기에 키박스의 led, 푸쉬버튼, 스위치등의 데이터 시트의 각각
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    자료구조(1) 완전정복
    로 변환해서 무조건 뒤에서부터 4자리씩 끊는다 생각)예)(2)① 69를 2진수로 변환하면 1000101② 뒤에서부터 4자리씩 끊으면 45라는 16진수 값이 나옴③ 소수부분 0.6875 ... 의 양(5) 하나의 자료를 찾아내는데 걸리는 시간(6) 프로그래밍의 난이도⑥ 파일 설계 시 고려 사항(1) 파일의 크기, 즉 정보의 양(2) 데이터 검색빈도(3) 파일 갱신빈도※ (4 ... 한다.(16)(10)(16)(10)(16)2★ 시험 (진수 변환)69.6875 (8진수로!)※ 10진수->8진수 변환 시 (정수부분은 2진수로 변환해서 무조건 뒤에서부터 3자리씩 끊
    Non-Ai HUMAN
    | 시험자료 | 11페이지 | 3,000원 | 등록일 2020.10.22 | 수정일 2021.01.06
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험3 예비보고서
    하는 가산기인 반가산기, 자리올림수(carry)를 고려한 가산기를 전가산기라고 함.▶반가산기 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 2개 ... 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.2. 이론가산기 이진수의 덧셈을 하는 논리회로이며, 디지털 회로, 조합회로의 하나이다. 가산기의 종류로는자리올림수를 고려 ... 의 비트 A와B를 더해 합 S와 자리올림(carry)C _{0}를 출력하는 조합회로회로도진리표변수입력출력xycs0*************10▶전가산기 2개의 비트 A, B와 밑자리
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 자료 표지
    디지털 회로
    Bit크기의 두 2진수를 덧셈한 합과 앞자리 올림수를 구하는 회로- 병렬가산기 : 여러 자리 2진수를 더하기 위한 연산회로, n Bit 덧셈을 위해 n개의 전가산기가 필요- 디코더 ... 코드- 2진화 10진수(BCD코드) 또는 pack형태의 수라고 한다.- 10진수 1자리의(0~9)를 2진수 4자리(4bit)로 표현한 수이다.- 대표적인 가중치 코드이다.- 6비트 ... 과 더해서 9나 99,999,... 가 나오는 수를 말한다.- 예) 10진수 6에 대한 9의 보수는 3이다.3) 2421코드- 각 자리의 가중치가 2,4,21임을 의미한다.- 10
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 5,000원 | 등록일 2018.07.14
    다운로드 장바구니
  • 자료 표지
    디지털논리회로
    비트를 더하는 논리회로를 전가산기라고 하며 조합 논리회로이다.- 반감산기 : 2진수 1자리의 2개 비트를 빼서 그 차를 산출하는 회로를 말한다.- 전감산기 : 입력변수 3자리 뺄셈 ... -3의 0110을 BCD로 바꾸면 0011 -> 10진수 3이 된다. 따라서 Excess-3코드는 자기보수코드가 된다.2) 2421코드(1) 정의- 각 자리의 가중치가 2, 4, 2 ... 자리의 수(0~9)를 2진수 4자리(4bit)로 표현한 수를 말한다.- 대표적인 가중치 코드라고 한다.(2) 8421코드의 예제- 169를 BCD코드로 변환하기- 169 = 0001
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 5,000원 | 등록일 2018.07.14
    다운로드 장바구니
  • 자료 표지
    가산기 감산기
    .실험 배경 이론가산기*반가산기한자리 2진수 2개를 입력하여 합(s)과 캐리(c)를 생성하는 회로- 0+0=0→00- 0+1=1→01- 1+0=1→01- 1+1=2→10*전가산기2진수 ... 2개와 아래 자리 연산에서 발생한 캐리를 입력하여 합(S)과 캐리(S)를 생성하는 회로감산기*반감산기한자리 2진수 2개를 입력하여 차(D)와 빌림수(K)를 생성하는 회로- 0-0 ... =0→00- 0-1=-1→11- 1-0=1→01- 1-1=0→00*전감산기2진수 2개와 윗 자리 연산에서 발생한 빌림수를 입력하여 차(D)와 빌림수(K)를 생성하는 회로3.실험
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2018.11.02 | 수정일 2019.07.13
    다운로드 장바구니
  • 자료 표지
    [응용 전기전자 실험] D / A 변환기 예비보고서
    레벨을 한 개의 아날로그 신호로 바꾸는 것이다. 이러한 방법에는 자리값을 갖는 저항 회로를 이용한 래더형 D/A 변환기와 전압 가산형 D/A 변환기가 있다.2. 래더형 D/A 변환 ... 입력에서 1LSB가 변화 하였을 때의 실제 출력 감소가 이론 값과의 차이를 말한다.4. 전압 가산형 D/A 변환기 실험(4.4.1)의 1)을 Pspice를 이용하여 진행한 후 ... Flip Flop으로 이루어져있다.1) 74LS90 IC에 대해서: 이 IC는 간단히 말해 입력으로 클럭 발생기나 발진회로의 클럭을 받아 각각의 진수 카운터를 출력하는 IC.2) 작동
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2020.09.12
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 24일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:15 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기