• 통합검색(288)
  • 리포트(276)
  • 방송통신대(4)
  • 논문(3)
  • 자기소개서(3)
  • 시험자료(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설3 전전설2 12주 text LCD 강상혁 xilinx 디지털 시계 digital watch

"전자전기컴퓨터설계실험Ⅱ" 검색결과 61-80 / 288건

판매자 표지는 다운로드시 포함되지 않습니다.
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 final project Digital Clock 기능7개 전자전기컴퓨터설계실험2
    전자전기컴퓨터공학부 설계 및 실험2 Term project-최종보고서 Digital Clock 실 험 날 짜 학 번 이 름 Ⅰ. 서론 ------------------------ ... 다양하게 사용하여 추가 기능들을 설계하였다. 본 보고서에서는 DIGITAL CLOCK의 CODE설명과 함께 실제로 동작했을 때의 검증결과를 담았다. Ⅱ. 본론 1. 실험 장치 ... ---------------------------------------------------------------(3) 1. 실험 목적 ------------------------
    리포트 | 52페이지 | 6,000원 | 등록일 2020.07.28 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... – Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 있으나, 동작시키기 위한 설정이 필요하며 데이터도 timing에 맞추어 전달시켜야 한다.HBE-Combo Ⅱ-SE에 장착되어 있는 Character LCD는 VFD로, 필라멘트
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... display를 shift할 경우, Cursor/Display Shift에서 S/C를 1로, R/L은 left shift의 경우 0, right shift의 경우 1로 두면 된다. 본 실험
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 함을 확인하였고, Count up과, Calibration Clock 또한 정상 동작함을 확인하였다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 다.DiscussionDigital WatchPre-Lab의 source code로 실험한 결과, 분주한 clock을 다른 module 혹은 always 구문에서 사용할 경우
    리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 10학번이름Professor조교실험 소개실험 목적연산을 이용한 Half-Adder, Full-Adder, 4-bit Full-Adder, Subtractor를 설계해본다 ... (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Half Adder 설계Add SourceSource Code모듈을 지정해주
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10 ... . 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해 ... Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] 3 * 8 Decoder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교실험 소개실험 목적HDL(Hardware ... Description Language)를 이용한 AND 및 NAND Gate 설계를 해보고, Verilog HDL 문법을 익힌다.실험에 필요한 배경 지식Verilog HDLHiLo ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 17학번이름Professor조교Expected Results2-bit 2 * 1 Mux 설계2-bit 2 * 1 Mux Simulation Resultbus switch ... 의 상태와 동일할 것임을 예측할 수 있다.4-bit 4 * 1 Mux설계4-bit 4 * 1 Mux Simulation ResultInput S가 00일 경우, A의 최하위 bit
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 10학번이름Professor조교Expected Results4-bit Full Adder Subtractor 설계4-bit Full Adder Subtractor ... Subtractor로써 작동하는 것을 볼 수 있다.1-bit Comparator 설계Source CodeSource CodePin Assignment CodeInput A
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... 하여, Combo-Ⅱ SE Board에서 동작을 확인 하였다. 이를 통해 Schematic 설계를 숙달할 수 있었으며, 실험을 통해 Development Tool의 작동 원리 ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교Expected ResultsAND Gate ... 하였다.Results경우의 수가 너무 많아 3개의 실험 결과만 첨부하면 다음과 같다.Only Input A1 = 1Input A1에 해당하는 bus switch 4만 올릴 경우, Sum ... 하여 programming을 해야 하지만 Gate Primitive Programming을 이용하면 program에서 자동으로 최적화를 진행하여 coder 입장에서 더 편리하다. 따라서 다음 실험
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ2주차. TTL gates Lab on BreadBoard실험 날짜2016. 9. 12학번이름Professor조교Expected ... Results실험 방법[실험 1] OR Gate 논리 회로 실험예상 결과A, B의 Input 중 둘 중 하나라도 High 상태이면, LED에 불이 들어와야 한다.[실험 2] XOR ... Gate 논리 회로 실험예상 결과A, B의 Input 상태가 반대일 때 LED에 불이 들어와야 한다.[실험 3] 반가산기 회로 실험예상 결과Sum에는 A, B의 상태가 다를 때
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제12주 Project
    Project Report전자전기컴퓨터설계실험ⅡDigital Watch실험 날짜2016. 12.12학번이름Professor조교BackgroundBits Information of
    리포트 | 16페이지 | 3,000원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (10) Final Project
    Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... . Finite State Machine유한 상태 기계(finite-state machine, 이하 FSM)는 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데 쓰이는 수학적 모델이 ... (02)2.5. PIEZO (03)2.6. Text VFD (03)Ⅱ. 본론 (04)1. 실험 장비 (04)2. 실험 방법 (04)3. 소스코드 (05)4. 동작 검증 (12)4
    리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
    Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... . 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 ... . Verilog (03)Ⅱ. 본론 (03)1. 실험 장비 및 사용법 (03)1.1. Verilog HDL (04)1.1.1. Verilog 어휘 규칙 (04)1.1.2. Module(1
    리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab
    자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... . Xilinx (03)Ⅱ. 본론 (04)1. 실험 장비 (04)1.1. New Project (04)1.2. Schematic Design (05)1.3. HDL Source (05)1.4 ... 목적Xilinx ISE의 사용법을 익히고 이를 활용하여 여러 소자의 작동을 시뮬레이션한다.2. 실험 이론HBE-COMBO Ⅱ-SE VerilogHDL Labpost-lab
    리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    [A+] 전전컴실험I Lab02 Pre 기본 실험 장비 사용Ⅱ
    [02주차] PreLab Report- Title: 기본 실험 장비 사용Ⅱ(Function Generator & Oscilloscope) -담당교수담당조교실험일학번이름목차1 ... . Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥ 2-7가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential ... Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-62. Materials & Methods (실험장비및재료와실험방법) ‥‥‥7가. 실험
    리포트 | 15페이지 | 1,000원 | 등록일 2017.11.24
    다운로드 장바구니
  • 자료 표지
    [A+] 전전컴실험I Lab03 Pre 기본 실험 장비 사용Ⅱ
    [03주차] PreLab Report- Title: 기본 실험 장비 사용Ⅱ(Function Generator & Oscilloscope) -담당교수담당조교실험일학번이름목차1 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10실험 제목기본 실험 장비 사용Ⅱ(Function Generator & Oscilloscope) - 4주차이론적 배경CapacitorCapacitor의 구조Capacitance ... . Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥ 2-4가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential
    리포트 | 11페이지 | 1,000원 | 등록일 2017.11.24
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험1(전전설1) (11) 디자인 프로젝트
    디자인 프로젝트post-lab report디자인 프로젝트post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... Divider Using D-Flip/Flop (04)2.3. Analog Computer (05)Ⅱ. 본론 (07)1. 실험 장비 (07)2. 실험 방법 (08)2.1 ... Computer (08)3. 실험 결과 (08)3.1. Square Wave Oscillator Using 555 Timer (08)3.2. Clock Frequency
    리포트 | 16페이지 | 3,000원 | 등록일 2019.10.04 | 수정일 2021.04.29
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 07일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:02 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기