"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 661-680 / 4,683건

논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 하는지 확인하는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가(1)AND gate2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비11장비동기식 RS 플립플롭5조이름학번실험일15.04.28제출일15.04.281. 이 장의 실험 목적에 대하여 기술하시오.- 플립플롭의 동작원리를 이해한다. ... - 비동기식 플립플롭과 동기식 플립플롭의 차이에 대해 이해한다.- 동기식 RS 플립플롭의 동작을 이해한다.2. 플립플롭의 기능에 대하여 기술하시오.디지털 논리회로는 조합논리회로 ... 와 순서논리회로로 크게 구분할 수 있다. 조합논리회로는 출력이 현재 입력 값에 의해서 결정된다. 이것은 조합논리회로의 특성이다. 즉, 회로의 출력은 입력이 인가되는 순서 및 입력이 인가

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
아주대 논리회로실험 실험1 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.21과목명: 논리회로실험교수명 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.1 결과보고서 >[1] 실험 의의이번 실험은 논리회로 실험의 첫 실험으로, logic ... 하는지 확인함으로써 실험 결과가 잘 도출되었다는 것을 알 수 있었다.[4] 고찰이번 실험 1, 2를 통해 기본적인 logic gate의 구성, IC 사용방법 등을 알 수 있었다. 논리회로

리포트 | 6페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
아주대 논리회로실험 실험8 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.11.9과목명: 논리회로실험교수명 ... -segment로 표현하는 실험이었다. 일단 회로도에서 주목해야 할 점은 입력 A, B, C, D가 7447 IC에 차례대로 입력되지 않는다는 점이었다. 그래서 회로도대로 결선 ... 과 마찬가지의 방법으로 할 수 있었다. 파워를 켜고 클럭을 인가한 후에 R0(1)과 R0(2)를 VCC에서 GND로 옮겨서 회로를 동작하게 하였다. 실험 3-1의 출력은 BCD로 0000

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29 | 수정일 2014.07.07

다운로드 장바구니
02 논리회로설계실험 결과보고서(전,반가산기)

논리회로설계 실험 결과보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 ... ) Schematic Design1) Design2) Wave Form3) 결과 분석Schematic Design으로 설계하는 방법은 모델링 방식과는 다르게 논리회로를 그려 설계한다. 방법은 다르 ... 적 모델링 방식은 이미 설계된 두 두 논리 회로를 하나로 합쳐 설계하는 방법이다. Half Adder는 두 번 사용하고 OR gate는 한번 사용하여 설계하였다. waveform 결과

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리회로실험 결과보고서

t..FILE:논리회로 실험보고서(예비,결과) 다 있음/logiclabunit.ppt..PAGE:1Logic Lab Unit: ED-1000B(1)실험 소자 (IC 칩) 를 꽂 ... 으로 연곱의 논리합과 합의 논리곱 형태 회로 실험 결과입 력출력 FABCD곱의 논리합합의 논리곱000 ... 이 있기 때문이다...FILE:논리회로 실험보고서(예비,결과) 다 있음/실험 3(예비2).hwp③ 여러분들이 구한 곱의 논리합 회로는 NAND 게이트만의 회로로, 그리고 합의 논리

리포트 | 14페이지 | 4,000원 | 등록일 2009.12.10

다운로드 장바구니
논리회로) 자판기를 제어하는 조합 논리회로설계 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 자판기를 제어하는 조합 논리회로설계2. 실험 목적 : 조합 논리회로를 이용해서 음료수 자판기를 직접 설계한다.3. 실험 내용 600원 짜리와 700원

리포트 | 1페이지 | 1,500원 | 등록일 2013.06.09

다운로드 장바구니
아주대 논리회로실험 실험2 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.21과목명: 논리회로실험교수명 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.2 결과보고서 >[1] 실험 의의CMOS 회로를 구성해 입출력 특성을 알아본다. 입력 ... 것이다. 앞으로 할 실험에서는 회로도를 정확히 파악해서 전압을 측정해야 겠다는 생각을 했다.

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
아주대 논리회로실험 실험4 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.5과목명: 논리회로실험교수명 ... 04 1개를 이용해서 멀티플렉서를 구성하는 실험이다. 회로도대로 IC를 빵판에 결선한다. 입력선으로는 2개의 선택입력(S0, S1), 1개의 enable(E), 4개의 데이터 입력 ... 멀티플렉서 기능을 하는 IC로써, 1번 실험과는 다르게 한 개의 IC로 멀티플렉서를 구성하였기 때문에 매우 간단하게 결선을 할 수 있었다. 입력선 들을 회로도대로 연결해주고 출력선

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
아주대 논리회로실험 실험6 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.26과목명: 논리회로실험교수명 ... 을 통해 그 동작의 특성을 확인한다.[2] 실험 수행 과정① R-S F/FR-S F/F을 74HC00을 가지고 구성해 보는 실험이다. IC를 한 개만 사용하는 실험이라 회로도의 구성 ... (Gate 이용)실험 1과 유사하지만 약간은 다른 형태의 회로를 구성하였다. 이번에는 IC를 2개 이용했기 때문에 실험 1보다는 복잡했지만 그래도 크게 어렵지 않은 결선이었다. 회로

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
은행창구회로 -회로해석 및 논리회로실험

회로해석 및 논리회로실험 2 차 설계 결과보고서 ( 카운터 응용회로 설계 )목차 작품 개요 회로도 제작과정 작품 사진 트러블 슈팅 사용 부품 및 역할 분담 일정작품 개요 작품 ... 는 회로 5. 호출 번호의 창구를 선택할수 있음 작품의 특징 은행에서 이용되는 대기표 발권기 및 부가 기능들에 최대한 근접하면서 추가적인 기능 및 부가기능을 표현하는 작품으로 실용 ... 이 가능하도록 제작 .작품 사진변경 사항 대기 인원수와 방문자 수를 측정할수 있는 회로도에서 은행 대기표 번호 표시와 현재 대기 인원수 호출 번호를 표시하는 회로를 제작 . 직접 은행

리포트 | 11페이지 | 10,000원 | 등록일 2010.05.31 | 수정일 2023.10.12

다운로드 장바구니
논리회로실험) 가산기 및 감산기 예비보고서

예 비 보 고 서10 주 차실험 9 : 가산기 & 감산기1. 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 반감산기와 전감산기의 논리와 회로를 이해한다.2. 기본 ... 는 substracter 그대로 뺄셈의 원리를 가지고 있다. 감산기는 가산기와 같은 조합논리 회로이다. 사칙연산을 수행함에 있어서 감산기는 뺄셈의 원리를 가지고 있는데, 저번 실험 ... 실험 이론* 가산기와 감산기란 무엇인가 ?1 ) 가산기( Adder )란 ?- 가산기는 adder 그대로 더해짐의 원리를 가지고 있는 가산회로이다. 가산기는 게이트에 의해 출력

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험(basic_logic_gate).

COLLECTOR 가 잘 동작하도록 하는 역할을 해주고 있다III. 토의와 토론실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean ... , C=0 일 때의 회로도? 3-input AND gate의 logic diagram ? 3-input AND gate의 simulation논리값이 True(5.34V)일 때 ... (Volt (Volt)0000005.955.345.345.345.9505.345.3405.955.955.345.340? 실험 3의 A=1, B=0 일 때의 회로도 ? 실험 3의 s

리포트 | 7페이지 | 1,500원 | 등록일 2009.12.15

다운로드 장바구니
논리대수와 드모르간 정리, 간소화⦁논리회로 간소화 실험

(논리대수와 드모르간 정리, 간소화?논리회로 간소화 )7. 대수논리와 드모르간 정리, 간소화? 실험목적? 실험적으로 Boolean 대수의 여러 법칙을 증명한다.? 규칙 10과 ... 을 보면 두 입력(0과 A)의 OR동작을 나타낸다. 이 실험에서 구성하는 회로는 CMOS논리를 사용한다. IC의 파손을 피하기 위해 실험 6에 설명된 정전기 예방법을 사용해야 한다 ... 일때?B=1⑥ logic equation11을 만족하는 회로를 구성한 후 B가 0 또는 1일때의 입력과 출력의 전압을 측정하자.?B=0일때? B=1일때8. 논리회로 간소화? 실험

리포트 | 13페이지 | 1,000원 | 등록일 2010.08.23

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

실험으로 위의 진리표에서 알 수 있듯이 실험에서 구성한 회로 가 이론상의 반가산기의 결과와 정확히 일치했다. 결과를 보면 1+1을 했을 때 C(carry)는 1의 출력 을 S(s ... .9mV05.7mV11114.22V14.82VSimulationComent : 이번 실험은 전감산기를 구성해 동작을 확인해 보는 실험이었다. 회로를 분석해보면 최초 X와 Y를 비교 ... 는 들어 본적은 있었으나그냥 더하고 빼주는것 이라는 개념만 있을뿐 논리회로에서 어떤 원리로 작동하고 구성되어있는지 모르고 있었다. 그래도 예비보고서를 준비하면서 어느 정도 개념

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
Maxplus II를 이용한 디지털 논리 회로 실험

디지털논리회로 실험(Maxplus II)정보통신공학과Maxplus II 프로그램은 모든 설계를 프로젝트 중심으로 관리한다. 프로젝트에 포함된 설계 파일 및 컴파일한 파일, 환경 ... 하여 output이 제대로 출력되는지 확인한다. 사용자가 설계하여 만든 논리 회로를 하나의 블록으로 하여 더 큰 프로젝트에 넣을 수 있는데 이렇게 하기 위해서 1-bit Full ... pattern 을 형성) Simulator를 이용하여 Simulation을 진행 한 뒤 결과를 분석한다.Waveform Editor는 논리 회로를 설계하는 목적과 시뮬레이션 데이터를 만드

리포트 | 4페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
아주대 논리회로실험 실험예비6 시프트레지스터와 카운터 (Shift Register & Counter)

실험 6. 시프트레지스터와 카운터(Shift Register & Counter) 예비보고서● 이론(1) 레지스터◆ 플립플롭의 집합◆ n비트 레지스터 => n개의 플립플롭(2 ... 된 순환형(4) 카운터◆ 계수능력을 갖는 회로◆ 입력에 들어오는 펄스의 수를 계수 함으로서 컴퓨터가 여러 가지 동작을 수행 하는 데에 필요한 타이밍 신호 (timing signal ... 하한다. 동기식 회로보다 회로구성이 간단하지만 각 단을 통과할 때 마다 지연시간이 누적되어 전달지연이 커지는 단점을 가진다. 그러므로 고속 카운터, 매우 높은 주파수, 비트수가 많

리포트 | 11페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
논리회로실험 결과보고서11 D/A & A/D converter (DAC & ADC)

다. 반대로 ADC는 아날로그 신호를 디지털 신호로 변환하는 전자 회로이다. 이번 실험에서 DAC는 74HC90, 74HC04, 74HC05, LM741을 이용하여 구성하였다. 74 ... 그림은 예비보고서에서 작성한 회로 결선도이다. 결선도는 이번 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다.? Part 1 ... 은 DAC를 구성해보는 실험이었다. 회로를 모두 구성한 후, 파형을 관찰하였더니 계단 파형이 나왔다. 여기서 3~4부분과 7~8부분이 다른 부분보다 더 아래로 내려간 것을 확인할 수 있

리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉스'

멀티플렉서-멀티플렉서와는 반대로, 디멀티플렉서(DEMUX)는 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로가 된다.●Active high 신호와 Active low 신호-논리 ... 실험4. 예비보고서1.실험목적-멀티플렉서(MUX)와 디멀티플렉서(DEMUX)의 원리를 이해하고 실험을 통해 동작을 확인한다.-멀티플렉서, 디멀티플렉서에서의 active high ... 신호와 active low 신호에 대하여 이해한다.-디코더칩의 구조와 동작에 대해서 이해한다.2.실험이론●멀티플렉서(MUX)- 멀티플렉서(MUX)는 여러 개의 입력 중 원하는 입력

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
아주대 논리회로실험 실험결과7 복호기와 부호기 (Decoder & Encoder)

와 디코더 실험중 Decimal-to-excess 3 encoder 실험으로 우리가 일상 에서 사용하는 10진수를 회로설계와 논리회로에서 유용하게 사용하는 excess 3 code ... 으로 부호화라고 한다. 이번 실험에서는 십진수를 단순히 BCD의 2진수가아닌 BCD에 더 업그레이드된 논리회로 시간에 배운 excess 3 code로 인코딩 하는회로를 구성해서 동작 ... 실험 7. 디코더와 인코더 결과보고서● 실험 결과 분석실험 1. 2단 2진 카운터 (시뮬레이션 대체)그림 2의 회로를 구성하여 그림 3에 다음의 파형을 그리시오.1) 출력 A

리포트 | 9페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니

이전10개 29 30 31 32 333435 36 37 38 다음10개

파워링크

신청하기