• 통합검색(1,726)
  • 리포트(1,535)
  • 자기소개서(171)
  • 시험자료(7)
  • 논문(6)
  • 서식(3)
  • ppt테마(2)
  • 방송통신대(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 681-700 / 1,726건

  • 자료 표지
    논리회로 설계프로젝트 (A+받은 레포트)
    논리회로설계 프로젝트■ 목차 ■1. 프로젝트명2. 설계프로젝트 목적3. 설계의 구성요소 기술4. 설계의 구성요소 목표 및 분석5. 설계의 현실적 제한조건6. 상세 회로 설계도7 ... . 기능 블록 별 동작 및 성능 분석1. 프로젝트명- 동기 논리회로 설계2. 설계프로젝트 목적- 논리회로에서 사용되는 소자들의 동작원리를 파악하고, 세부 기능 블록을 설계 및 구현 ... 함으로써 실무 지식을 배양함- 논리회로 설계 소프트웨어를 사용하여 논리회로를 모의 실험하는 능력을 배양함3. 설계의 구성요소기술목표주기적인 클럭신호에 따라서 LED를 제어하는 회로
    리포트 | 7페이지 | 1,500원 | 등록일 2017.07.23
    다운로드 장바구니
  • 자료 표지
    실험 2. CMOS 회로의 전기적 특성 예비보고서
    하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 25일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... 의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.2.이론조사가산기가산기는 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 이진화 십진법, 3 ... 실험 3 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있
    리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    디지털회로실험 교안.hwp
    263. 예비 보고서 314. 실험 기자재 및 부품 335. 실험 방법 및 순서 336. 실험 결과 34실험 5. 산술논리연산회로(1) 35실험 6. 산술논리연산회로(2) 351 ... 디지털회로실험4디지털회로 실험부경대학교전자컴퓨터정보통신공학부NEXT 통신시스템 프로그램디지털회로실험∧교안∨전자컴퓨터정보통신공학부NEXT통신시스템프로그램- 목 차 -실험 1. 논리 ... - TTL 게이트- 7 segment 디코더/드라이버5. 실험방법 및 순서1.1. 예비보고에서 설계한 4진수/2진수(4-line to 2-line) 우선순위 인코더를 AND, OR
    리포트 | 79페이지 | 1,000원 | 등록일 2017.10.23 | 수정일 2020.11.26
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]
    셈과 방법이 같다.그림 SEQ 그림 \* ARABIC 3 2진수의 나눗셈연산회로 설계 : 반가산기 설계가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산 ... BIT 감산기 회로2. Materials & Methods (실험장비및재료와실험방법)가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서(1) Procedure of the ... Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료와실험방법) ‥‥‥9가. 실험을통해구하
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    PLC 응용실험 보고서
    스테핑 모터의 제어 및 선형운동 모듈의 이송을 제어하는 실험과 다양한 물체가 흘러가는 컨베이어 시스템에서 물체의 특성에 따라 센서의 입력을 달리하여 입력의 상태에 따라 공압밸브 ... 의 언어이다. 래더 다이어그램은 논리 AND 연산자의 직렬회로나 논리 OR의 병렬회로에 분석이 용이하다.래더 다이어그램의 표현은 그림 1과 같다.래더 다이어그램을 이용한 간단한 예제 ... 기계공학응용실험9. PLC 응용실험실험항목번호 : 9학 번 :분 반 :조 :조 원 :성 명 :실 험 일 자 :제 출 일 자 :1. 실험목적자동화된 기계시스템은 사용자(user
    리포트 | 12페이지 | 1,000원 | 등록일 2019.06.16
    다운로드 장바구니
  • 자료 표지
    플립플롭 예비보고서
    1. 실험 제목논리순서회로 : 플립플롭2. 실험 목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 ... 와 의 논리상태를 측정하여 표 7(a)에 기록한다.(11) 회로도 (i) 대신 7476 JK플립플롭을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다.참고문헌디지털공학실험 ... ) 플립플롭들의 응용에 관하여 설명하라.디지털 시스템 설계에서의 회로를 구성할 때, 조합논리와 결합하여 순차회로의 기능을 구현하는 중요한 요소이다. 마이크로프로세서와 같은 디지털
    리포트 | 10페이지 | 1,000원 | 등록일 2018.03.18
    다운로드 장바구니
  • 자료 표지
    연세대학교 특기자 합격 자소서
    하여 모바일 프로그래밍, 논리회로 설계 등을 추가로 배울 것입니다. 또한, 재학 중 전문적인 프로그래밍 지식 습득을 위해 연세대학교 컴퓨터 프로그래밍 동아리 PoolC에도 가입 ... 만들 때, 실험방법을 설계하기 위해 코스메틱 전문 매장(천연사랑)에서 조언을 구했습니다. 젤을 형성할 때 필요한 에탄올과 중화제인 뉴트럴 TEA, 글리세린, 카보머의 배합 비율 ... 만의 합성생물펫을 디자인 및 설계할 수 있는 스마트폰 어플리케이션도 개발하고 싶습니다. 뿐만 아니라 휴먼 롱지비티 사(社)의 크레이그 벤터 회장을 롤 모델 삼아 인체에 필수적인 영양 물질
    자기소개서 | 4페이지 | 3,000원 | 등록일 2020.01.11 | 수정일 2021.05.31
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 예비보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Latch ... 하는 동기 회로이다.- D Flip-flop 회로+ 플립플롭은 저장 장치로서 1비트 논리의 처리 및 저장이 가능하므로 입력 신호는 2단자를 갖지 않아도 된다.+ RS 플립플롭 ... & Flip-Flop실험목표① SR Latch를 설계한다.② SR Latch를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop을 설계한다.③ D Flip
    리포트 | 3페이지 | 1,000원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 반가산기전가산기설계 결과보고서
    논리회로설계 실험 결과보고서 #2실험 2. 조합 회로 설계-전가산기실험목표전가산기의 동작을 이해하고 진리표를 작성해 본다. 작성한 진리표를 바탕으로 최소화된 논리식을 사용하여 전 ... 가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적 모델링 방식으로 코드를 작성해 본다. 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성 ... 해 본다. 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링
    리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 예비보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Random ... ,Parameter 형을 모두 사용할 수 있으며 산술.논리.조건 연산식을 사용할 수 있습니다.실험방법1. 16×4 RAM 메모리를 설계한다. ... Access Memory (RAM)실험목표① 16×4RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.기본지식1
    리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    논리게이트를 이용한 플립플롭 구성 실험
    (1) 실험제목 : 논리게이트를 이용한 플립플롭 구성 실험(2) 실험목적 : 플립플롭의 구현을 통해 디지털 논리회로의 구 성 원리를 체험하게 하고 앞으로 배울 마이크로 컨트롤 러 ... 다. 디지털 시스템 설계에서의 회로를 구성할 때, 조합논리와 결합하여 순차회로의 기능을 구현하는 중요한 요소이다. 마이크로프로세서와 같은 디지털 로직을 사용하는 많은 전자회로에 사용 ... 한다. 시계의 카운터 회로나 기타 복잡한 디지털 회로에는 필수적 요소이다.(5) 실험과정 :1. 필요한 장비 및 부품을 준비하고 점검한다. 이 때 소자들을 필요한 개수만큼만 챙기
    리포트 | 4페이지 | 1,000원 | 등록일 2017.07.15
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] "MOORE & MEALY MACHINE - FPGA" 예비보고서
    한 상태와 변수로 구성된 계산 모델이다. 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데에 쓰이는 수학적 모델이다. 간단히 상태 기계라고 부르기도 한다. 기계는 한 번에 오로지 하나 ... 1Preliminary report Electronic Engineering기초전자회로실험MOORE & MEALY MACHINE - FPGA자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① MOORE & MEALY MACHINE
    리포트 | 7페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학실험 06. 조합논리회로응용 예비
    실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감 ... 나온 합과 자리올림이 발생한다.전가산기두개의 이전수와 아래 자리에서 발생한 자리올림수를 더해주는 회로를 전가산기라 한다 즉 3개의 입력과 2개의 출력을 가지고 있다.산술논리 연산 ... 장치ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI내에서 이루어지도록 한 소자이다. 4비트 ALU인 74x181은 24개의 단자를 가지고 있
    리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학실험 05. 가산기 ALU 예비
    실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감 ... 나온 합과 자리올림이 발생한다.전가산기두개의 이전수와 아래 자리에서 발생한 자리올림수를 더해주는 회로를 전가산기라 한다 즉 3개의 입력과 2개의 출력을 가지고 있다.산술논리 연산 ... 장치ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI내에서 이루어지도록 한 소자이다. 4비트 ALU인 74x181은 24개의 단자를 가지고 있
    리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01
    다운로드 장바구니
  • 자료 표지
    전력거래소 전기직 합격 자기소개서 *홍보문구 없음
    ?'디지털?논리?회로'?강의?시간에?여러?가지?논리?소자를?이용하여?회로를?구현하는?과제가?주어졌습니다.?회로?도면?상으로는?간단해?보였지만?설계가?진행될수록?구리?선의?연결 ... '?프로그램을?이용한?'기본?회로?설계'?강의를?수강하던?도중?팀?프로젝트를?참여했습니다.?교수님이?내준?결과를?바탕으로?기본적인?회로?소자들을?이용해서?정확한?회로를?구성하는?것이 ... ?회로를?구성하는데?만?그치지?않고?장,?단점과?특징을?설명해?주며?회로?설계에?관심을?가질?수?있게?도와줬습니다.?그리고?매주?토요일에?학교에?나와서?지난?1주?동안?어떤?회로
    자기소개서 | 2페이지 | 5,000원 | 등록일 2018.08.20 | 수정일 2023.06.13
    다운로드 장바구니
  • 자료 표지
    PLD조사
    의 합(sum of product)의 형식으로 된 조합논리함수를 구현 할 수 있다. PLD의 경우 프로그램에 의한 내부 회로를 구성하기 때문에 기존의 TTL을 사용하는 회로들 보다 ... 는 Altera를 중심으로 디지털 설계 방법 및 Tools사용법을 설명하기로 한다. 또한 Altera사에서 제공하는 디바이스들은 한국에서 시장 점유율이 가장 높은 프로그램 ... 형 디바이스이고, 소프트웨어의 사용도 상당히 쉽다는 장점이 있다. 아울러 ALTERA사에서 제공하는 프로그램형 디바이스의 구조에 관하여 설명을 하고 디지털 회로를 설계하는 방법에 관하
    리포트 | 2페이지 | 1,000원 | 등록일 2017.11.24
    다운로드 장바구니
  • 자료 표지
    2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트
    아날로그 및 디지털 회로 설계 실습결과 보고서실습 8. 논리함수와 게이트조제출일작성자조원8-4. 설계실습 내용 및 분석8-4-1 설계한 논리게이트 구현 및 동작(A) Low(0 ... 정도의 시간딜레이가 더 생긴다는 것을 알았다.설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점은 크게 없었다고 생각한다. 다만 우리가 실험실에서 설계한 회로가 실제 분야 ... 개에서만 출력이 1이 나오는 것을 알 수 있었다.처음에 저항을 연결하지 않는 작은 실수들을 했지만 지금까지의 실험 중 회로설계가 가장 쉬웠고, 값도 명확하게 나왔다. 실습계획서
    리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25
    다운로드 장바구니
  • 자료 표지
    학생부 종합전형 심사관님들의 시선과 주목을 끄는 탁월한 물리 교과학습 발달 상황 및 세부 능력 특기 사항 학교생활기록부 기록 예시글(학생 참여 수업과 과정 평가 결과를 기록, 반영하는 360도 다면 평가) 할인자료
    함수소결합으로 인한 물의 특성으로 언급한 표면장력에 관심을 보이면서 다양한 자료와 책을 통해 표면장력에 관련된 독특한 실험을 설계하여 실험계획서와 보고서를 제출하였고, 실험결과 ... 학생부 종합전형 심사관님들의 시선과 주목을 끄는 탁월한 물리교과학습 발달 상황 및 세부 능력 특기 사항 학교생활기록부 기록 예시글(학생 참여 수업과 과정 평가 결과를 기록, 반영 ... 와 인성 등을 종합적으로 관찰, 평가하여 학생지도 및 상급학교의 학생 선발에 활용현행 대학입시 제도의 수시모집과 학생부 종합전형제도가 확대되면서 학교생활기록부의 작성, 관리가 매우
    서식 | 6페이지 | 1,200원 (60%↓) 480원 | 등록일 2019.12.30
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>
    및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리
    리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post
    에서 제대로 된 결과값은 얻지 못했다.오차 분석[실험 4] 전 가산기 논리 회로 실험소자 및 Breadboard의 접촉 불량소자를 직접 납땜하지 않았기 때문에, 전선 및 소자 ... Results실험 방법[실험 1] OR Gate 논리 회로 실험예상 결과A, B의 Input 중 둘 중 하나라도 High 상태이면, LED에 불이 들어와야 한다.[실험 2] XOR ... Gate 논리 회로 실험예상 결과A, B의 Input 상태가 반대일 때 LED에 불이 들어와야 한다.[실험 3] 반가산기 회로 실험예상 결과Sum에는 A, B의 상태가 다를 때
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 07월 05일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:24 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기