"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 721-740 / 1,726건

LH토지주택공사 최종 합격 자기소개서, 홍보 문구 없습니다.

하는 과제가 주어졌습니다. 이미 설계된 회로의 결과를 참고하여 논리 소자를 배치하여 같은 결과를 얻을 수 있게 하는 것이 목적이였습니다.2-2. 해당 기업이나 조직이나 활동에서 본인 ... 와 관련하여 경험한 업무 또는 활동은 어떤 내용인지 기술해 주십시오.128 / 200 자학부시절 '디지털 논리 회로'라는 강의에서 여러 가지 논리 소자를 이용하여 복잡한 회로를 구현 ... 은 회로 설계 과제는 해체해서 다시 연결하는 수밖에 없다고 하였습니다. 하지만 저는 다시 연결하기에는 시간적으로도 오래 걸리고, 회로가 굉장히 복잡하여 비효율적이라고 생각

자기소개서 | 2페이지 | 3,000원 | 등록일 2018.04.26 | 수정일 2019.10.10

다운로드 장바구니
논리회로 hw3 - 로직웍스 이용

} {bar{Q _{3}}} X3.4) 로직웍스 등등을 이용하여 회로도를 그리시오.< 회로도 >< x=0 일 때 >< x=1 일 때 >< 비교 참고>3.5) 구성한 회로에 대한 모의실험을 수행하고 그 결과를 설계한 진리값과 비교하시오. ... 논리회로 #33.1) 4개의 2진 상태변수를 갖고 1개의 2진 출력변수를 갖는 디지털 시스템(순차회로)에 대한 명제를 1개 설정하고 상태표를 작성하시오.< 명제 >보스를 물리치 ... 0D0D01E0E0E01F0F0A01G1G0A01H1H0A01I1I0A01J1J0A01G13.2) 상태할당 및 상태 축소(함축표 법 및 등가클래스법)를 하시오.< 상태축소 (함축표

리포트 | 6페이지 | 5,000원 | 등록일 2019.02.18

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter

성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.

리포트 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
조합논리 해석 및 설계 논리 게이트

조합논리 해석 및 설계기본적인 논리 게이트1.1 기본적인 논리와 논리 기호논리의 기본 단위는 OR논리, AND논리, NOT논리이다. 각 논리에 대한 조건이 조건1, 조건 2 ... 이 발생하는 논리이다. NOT 논리는 부정의 논리이다.디지탈 회로에서 다루는 논리는 2가지의 논리 상태를 가진 2진 논리라고 한다. 그림 1-1에서와 같이 트랜지스터로 만들어진 디지탈 ... 회로는 전압의 크기에 따라 높은 전압이면 논리-1의 상태를, 낮은 전압이면 논리-0의 상태로 정의한다. 또는 단지 0과 1로 표시하기도 하고 0을 거짓(False) 1을 참

리포트 | 24페이지 | 4,000원 | 등록일 2017.12.31

다운로드 장바구니
A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름학번실험제목기본적인 ... Combinational Circuit① Decoder 설계② Binary-to-BCD Convertor 설계실험목표① 2-to-4, 3-to-8 라인 디코더를 설계한다.② Binary-to-BCD ... 의 변수와 각 출력을 위한 하나의 최소항을 가진 4개의 가능한 최소항들로 구현된다. 그림 2(b)의 논리 회로에서 각 최소항들은 2 입력의 AND 게이트로 구현된다. 이러한 AND

리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03

다운로드 장바구니
실험 1. Basic Gates 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 11일과목명: 논리 회로 실험교수명: 이해영 교수학 번: 201320767 201520735성 명 ... 나서 사용할 수 없는 칩이다.4. 실험 과정 및 예상 결과실험1)? 3-input AND gate 구성한다.위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라 ... 실험 1 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있

리포트 | 12페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
가산기 결과레포트

, B = 0A = 1 , B = 1[표5 반가산기 회로 구성 및 실험 결과]5.3 NAND게이트를 이용하여 전가산기를 설계하여라.[표4 NAND게이트로 설계한 반가산기 회로도와 반 ... 실험결과에 대한 고찰이은영 (201211682)이번 실험의 목적은 논리 게이트의 동작 방법을 숙지하고 그걸 토대로 NAND 게이트를 이용하여 반가산기,전가산기 회로를 직접 설계 ... 가산기 설계를 할 수 있다.각각의 게이트와 회로에서 진리표에 의한 결과값이 나오는 것을 확인 할 수 있다.하찬호 (201211700)이 실험은 논리게이트의 동작방법과 결과를 알

리포트 | 6페이지 | 1,500원 | 등록일 2016.04.05 | 수정일 2021.08.28

다운로드 장바구니
Combinational Logic Design Ⅱ Decoder, Encoder and Mux

)Introduction (실험에 대한 소개)Purpose of this Lab : 조합논리회로에 대해서 알아보고 디코더 및 MUX회로를 ISE 프로그램을 이용하여 설계해본다. 이를 이용 ... ) for this Lab다. Hypothesis of this Lab & Basis of the assumption2. Materials & Methods (실험 장비 및 재료 ... 하여 다른 회로도 응용할 수 있도록 한다.Essential Backgrounds (Required theory) for this Lab조합 논리 회로논리 곱(AND), 논리 합

리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
슈미트 트리거 레포트

1. 실험목적TTL 및 CMOS 소자의 슈미트 트리거 게이트를 다른 게이트들과 비교해 보고,그 동작 특성 및 응용에 대하여 살펴본다.2. 실험이론일반적으로 우리가 사용하는 디지털 ... 및 CMOS 소자의 전압 특성을 표로 나타낸 것이다.3. 실험기구디지털 실험장치, 오실로스코프, 펄스/구형파 발생기, NOT 게이트 74LS04, 74HC04, 슈미트 트리거 74 ... LS14, 74HC14, NAND 게이트 7403(개방 콜렉터)4. 실험절차1) 디지털 실험기판 위에 74LS04 NOT게이트를 이용하여 입력 전압 실험 회로 (a)를 구성

리포트 | 7페이지 | 2,000원 | 등록일 2017.11.18

다운로드 장바구니
전지전자기초실험 연산 회로 설계 실험 결과레포트

전기전자 기초실험 결과보고서제9장 연산 회로 설계 실험학과학년학번분반실험조성명전기전자공학26. 실험과정 및 결과측정::: 4비트 덧셈기/뺄셈기>>WAVEFORM(1) SEL이 0 ... 가산기의 합 비트 i에 대한 논리 방정식은 다음과 같이 쓸 수 있다.S_i = x_i BIGOPLUS y_i BIGOPLUS c_ix_0 -x_i-1 , y_0 -y_i-1및c_0 ... “는 i의 적당한 값에 대한 논리 레벨의 작은 수로 고정된c_i를 계산한다. 2개의 정의가 캐리 앞보기 논리에 대한 핵심이다.▶ 입력x_i및y_i에 대한 특별한 조합에 대해서. 가산

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
디지털논리실험 이병기저 실험2 부호기 예비보고서 입니다.

디지털 논리 실험 및 설계예비보고서실험3- 조합논리회로2 : 멀티플렉서조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.NOT 게이트 ... /2207165746033.(16-to-1 멀티플렉서 논리회로)우선 16 개의 입력 핀, 4 개의 선택 라인 및 1 개의 출력을 갖춘 조합 논리가 필요합니다. 4 : 1 멀티플렉서에는 4 개 ... 의 동작방법과 용도를 조사하라.(1)멀티플렉서멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 조합논리회로이다. 특정 입력선을 선택하기 위해서는 n개의 선택

리포트 | 8페이지 | 1,000원 | 등록일 2017.04.30

다운로드 장바구니
실험5. Decoder & Encoder 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 10월 16일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... 실험 5 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... . 실험 이론1)Decoder위는 2x4의 디코더의 진리표, 블록도, 회로도이다.디코더는 n개의 입력을 정수로 나타냈을 때 그 정수값에 대응하는 유일한 출력들이 존재하는 것이다. 예

리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
mosfet을 이용한 2단증폭기 (3)

다.- 주어진 조건에 맞게 회로를 설계할 수 있다.1.2. 설계 이유전자공학과 학생의 마지막 실험인 전자회로실험을 들으며 자주 사용했던 mosfet과 여러 소자를 이용해 주어진 ... Frequency - 1Mhz ± 100khz : 25점1Mhz ± 200khz : 15점1Mhz ± 200khz 이상: 0점●보고서 : 설계한 회로도 및 회로설명사용한 회로에 대한 ... 있습니다.3.5.1 패턴도설계한 회로를 기판에 납땜하기 위한 패턴도입니다. 실험실 파워 서플라이가 30v를 한번에 줄 수 없음으로 gnd를 포함한 패턴도를 설계하였습니다.

리포트 | 11페이지 | 1,500원 | 등록일 2017.11.17

다운로드 장바구니
실험 7. Shift Resistor 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 10월 30일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... 실험 7 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... 부품74HC00 -1-EA74HC76 -3-EA7496 -1-EALED -6-EARegister 330Ω -6-EA74HC0074HC7674964. 실험과정 및 예상결과실험1-6

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
디지털실험 - 실험 3. 2비트 전가산기 예비

*예비보고서*실험주제실험 3. 2비트 전가산기조13조1. 실험 이론- 목 적1) 반가산기와 전가산기의 원리를 이해한다.2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이 론 ... (A,B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타내고 있다. 따라서 exclusive-OR 게이트는 때때로 1/4가산기라 불린다. exclusive-OR 동작 ... 000000110101011010011010110011113. 실험 방법1) 다음 회로를 구성하고 진리표를 작성하라.2) 을 확장하여 다음 회로를 구성하고 진리표를 작성하라3) 다음은 반감산

리포트 | 9페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
한국도로공사 전기직 최신 자기소개서, 서류탈락경험 없습니다.

사람들의 고정관념을 저만의 방식으로 해소시켜 준 경험이 있습니다.학부 시절 '디지털 논리 회로' 강의 시간에 여러 가지 논리 소자를 이용하여 회로를 구현하는 과제가 주어졌 ... 습니다. 회로 도면 상으로는 간단해 보였지만 설계가 진행될수록 구리선의 연결로 인해 회로는 더 복잡해졌고, 최종 실행 시 문제가 발생해도 오결선의 위치가 어딘지 알기가 어려웠습니다. 조장 ... 은 회로 설계 과제는 해체해서 다시 연결하는 수밖에 없다고 했고, 조원들도 거기에 수긍하는 분위기였습니다. 하지만 저는 다시 연결하기에는 시간적으로도 오래 걸리고, 구성해본 회로

자기소개서 | 3페이지 | 3,000원 | 등록일 2018.08.30

다운로드 장바구니
Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

(Abstract) >이번 실험의 경우 전반적으로 조합논리회로를 이해하고 이를 직접 설계해보고 다른 회로에도 응용하여 설계하는 목적에 맞게 MUX회로를 설계해보고 이를 응용 ... contents & purpose of this Lab : 이번 실험의 경우 전반적으로 조합논리회로를 이해하고 이를 직접 설계해보고 다른 회로에도 응용하여 설계하는 목적에 맞게 MUX회로eet ... 하여 BCD to Excess-3 Code Convertor회로도 같이 설계해보았다. 이를 통해 조합논리회로가 어떠한 연결관계를 갖고 있는지 그 전에 배웠던 연산회로와 어떤 경우가 달라지

리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
디지털실험 - 설계 2 결과 보고서

면 (-)로 부호를 결정하도록 회로를 구성하였다.2. 설계 결과 분석 및 고찰이번 설계는 기본 소자들을 이용하여 전감가산기를 구성하는 실험이었다. 설계과정은 먼저 4비트 전가산기 ... *결과보고서*8주차설계 2 결과 보고서조13조1. 설계 결과회로도 구성1011+ 00011100 (가산)설계 예비보고서에 첨부했던 시뮬레이션 회로도와 같은 모양으로 구성 ... 를 구현하도록 설계하였다.설계 결과를 분석해보면, 먼저 출력되는 값들에 대한 논리값 0, 1에 대해서는 크게 오차없이 출력이 되었다. 특히 S값을 0으로 주고 전가산기를 표현할 때

리포트 | 2페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
실험 10. D/A & A/D converter (DAC & ADC) 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 11월 20일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... ), 4.5kΩ(2EA),10.5kΩ(1EA) 22.6kΩ(1EA)IC의 논리구조 및 진리표4. 실험 과정 및 예상 결과[PART 1] DAC▶실험 방법⒜ 위와 같이 D/A c ... 실험 10 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있

리포트 | 12페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
멀티플렉서, 디멀티플렉서, enable 단자

기초전자회로실험 및 설계2 예비보고서제목 : 멀티플렉서, 디멀티플렉서와 enable 단자1. 실험목표- 멀티플렉서(Multiplexer)의 동작원리를 이해할 수 있다.- 디 ... 을 측정한다. 구성한 회로의 4 X 1 멀티플렉서 역할 수행 여부를 확인한다.- 실험 전 예비보고서 준비할 때 4 X 1 멀티플렉서 연산 규칙을 확인한다. 이 연산규칙에 따른 논리 ... - 8 X 1 Multiplexer IC 74151 내부 회로도와 설계문제 2)의 NAND 또는 NOR 게이트 활용 실험에서 자신이 설계한 회로도를 비교하고 차이점을 확인한다.

리포트 | 7페이지 | 1,000원 | 등록일 2016.04.12

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기