"기초회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자공학과 FPGA 발진회로 전자전기공학부 충남대 전자 편입 기계제어공학부 플랜트전기 발진기 전자공학과 편입 텀프로젝트 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"기초회로설계실험" 검색결과 41-60 / 2,153건

서강대학교 기초전자공학실험 - 실험 12. RL 직렬회로의 인덕턴스 측정 설계 보고서

전압을 인가하였으며 설계 회로도 및 오실로스코프 전압 파형은 다음과 같다.미리 계산된 값과 실험 회로의 과도응답의 결과를 비교하여라.PSpice 시뮬레이션 결과는 다음과 같다.이 ... 제목 : 09주차 설계보고서설계결과시정수가 다음과 같은 RC 직렬회로를 설계하여라. 단 캐패시터는 2개 이상을 사용하고 가변저항을 사용할 수 있다. 전압원은 DC 10 [V]인 ... 펄스 전압을 인가하시오.500 저항 1개와 0.1uF 축전기 2개를 이용하여 시정수가 0.1ms가 되도록 회로를 설계하였다. 전원으로는 DC 10V 펄스 전압 대신 DC 1V 펄스

리포트 | 2페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
2학년 기초전자회로실험 전압분할 및 전류분할 회로 설계

기 초 전 자 회 로 실 험1. 실험 목적1-1 전압분할 및 전류분할 회로 설계(1) 지정된 전압, 전류 조건을 만족하는 전압?전류 분할기를 설계한다.(2) 회로를 구성하고 실험 ... 적으로 입증한다.1-3 중첩의 정리(1) 중첩의 정리를 실험적으로 입증한다.2. 실험 이론1-1 전압분할 및 전류분할 회로 설계전류분할 회로를 설계해야 할 필요가 종종 있다. 시행착오 ... 의 대수적 합과 같다. 또한 임의의 소자에 걸리는 전압은 개별 전압원에 의해 생성된 전압의 대수적 합과 같다.3. 실험 기구 및 재료1-1 전압분할 및 전류분할 회로 설계1)전원장치

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
기초회로실험 설계보고서 (계단 안전 조명 설계)

기초회로실험 설계보고서차 례1. 제작의도2. 설계 과정3. 최종 설계도4. 동작 과정 및 제작된 회로5. 부품의 종류 및 설명6. 적용된 개념7. 고찰설계 주제계단 칸칸 LED ... 습니다. 여기서 아이디어를 얻어 사람의 움직임에 대한 상황의 경우의 수를 고려하여 센서를 통해 LED를 ON/OFF 할 것입니다.2. 설계과정- 초기의 움직임 신호를 ‘ON'으로 저장 ... 에서움직임을 고려하여 실시간 신호전달체계로 선택한다. 게단을 올라가는 상황에서 한칸,두칸씩 올라가는 경우를 고려했다.설계 주제계단 칸칸 LED조명을 설치한 안전계단제 출 일 시학 번

리포트 | 9페이지 | 1,500원 | 등록일 2013.11.09

다운로드 장바구니
기초실험및설계1 예비보고서(RLC 회로)

예 비 보 고 서학 과학 년학 번조성 명실험 제목RLC 회로1. 실험 목적전자회로의 기본 소자인 R(저항), L(인덕터), C(캐패시터)의 특성에 대해 공부하고, 이를 바탕 ... 으로 각 소자의 특성 회로를 구성해 본다.2. 실험 장비 및 부품- 실험 장비 : 오실로스코프, 펑션제너레이터, 파워서플라이, 멀티미터, 브레드보드- 실험 부품 : 1/4W 250Ω ... 면 인덕턴스가 생기는데 전자회로 내에 존재하는 도선 때문에 생기는 원하지 않는 인덕턴스의 제거는 전자회로 설계 시 가장 중요한 관건중의 하나이므로 가공선로에서의 인덕턴스를 줄이

리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

다운로드 장바구니
기초회로실험 설계 자동판매기 자판기 PCB 회로도

8, D9 : LED 2개3) 장비 설명CLOCK의 주파수는 무관, 파형은 구형파 전압은 5V전원의 전압은 5V그림 전면 흑백 회로4) 회로도는 전면 흑백, 백색배경 컬러, 흑색 ... 배경 컬러와 뒷면 흑백, 백색배경 컬러, 흑색배경 컬러로 구성된 PDF파일 제공 아래는 전면 흑백회로의 축소판전면 회로도를 보고 소자를 고정 시킨 후 뒷면 회로도를 보고 납땜질을 하면 완성

리포트 | 1페이지 | 2,500원 | 등록일 2013.06.06

다운로드 장바구니
기초전기회로 실험 병렬회로설계 예비레포트+결과레포트

는지 확인한다 실험 목적지정된 저항조건을 만족하는 병렬회로 설계 회로에서 저항값 R T 가 사용가능한 저항기들의 가장 작은 저항값보다 작은 경우에는 두개 이상의 저항기들을 병렬 연결 ... 고 , 스위치를 개방한다 . 실험 과정 (3)병렬회로 설계 ( 결과 ) 학번 : 이 름 :Resistor R 1 R 2 R 3 R 4 R 5 R 6 Rated value, Ω 820 ... .25 K 6,7 13.75 13.81 20 19.5 1K 2.2K 실험 결과 (3) 표 13-3 전압 V 로부터 전류 I 를 생성하는 회로 설계Branch Current, mA

리포트 | 29페이지 | 1,000원 | 등록일 2014.04.10 | 수정일 2022.04.30

다운로드 장바구니
기초회로실험 설계 소음측정기 설계

기초회로실험 Project최종보고서Report마이크 콘덴서를 이용한 소음 측정기■ 목 차1. 설계 배경2. 설계 목표3. 활용 분야4. 설계 일정5. 역할 분담6. 소요 부품7 ... 작성중간 보고서 작성설계 계획서 요약 및 설계 목표 확정설계 진행상황 및 평가항목 결정소요 예산 점검중간 부품 추가 구입최종 회로 설계 및 실험결과 보고서 작성설계 배경 설계 목표 ... 할 수 있는 부분을 만들 수 있다.주파수 대역별 필터를 회로에 추가함으로써 입력되는 소리의 주파수 대역별 성분의 세기를 시각적으로 표현 할 수있다.4. 설계 일정추진 일정5주6주

리포트 | 12페이지 | 1,500원 | 등록일 2011.07.21

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 9. LPF와 HPF 설계

예비보고서[예비9]LPF와 HPF 설계0 0 0 교수님전자전기공학부학번이름[1] 목적- RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.[2] 준비물- DMM ... ]처럼 설정하면 된다.[figure,1]시뮬레이션 설정값[figure,2] LPF회로 설계[figure,3] 주파수에 따른 출력전압/입력전압 비(Linear(H)-log(주파수 ... 를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.3.1과 마찬가지로 cut off freqency가이고, 현재 주어진 커패시터가 10nF임을 이용하면10nF인

리포트 | 13페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로2 예비보고서

에서 가산을 행할 수 있을 것이다. 이러한 회로를 Tow-Thomas 바이쿼드회로라고 부른다.KHN바이쿼드에서 행했던 것처럼, 노치 함수와 전대역 통과 함수에 필요한 유한 전송 ... 영점들을 실현하기 위해 네 번째 연산 증폭기를 사용하는 것과는 달리 Tow-Thomas 회로에서는 보다 경제적인 피드포워드 방안을 사용할 수 있다.

리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로1 예비보고서

2. 여파기 유형여기서는 특히 주파수 선택 기능, 즉 특정한 범위 내의 주파수 스펙트럼을 갖는 신호들은 통과시키고, 그 범위 외의 주파수 스펙트럼을 갖는 신호들은 저지시키는 기능을 수행하는 여파기에 초점을 맞춘다. 이와 같은 여파기는 이상적으로 전송의 크기가 1인 주파..

리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
기초실험및설계1 예비보고서(다이오드를 이용한 정류 회로와 과전압 보호 회로)

예 비 보 고 서학 과학 년학 번조성 명실험 제목다이오드를 이용한 정류 회로와 과전압 보호 회로실험 목적다이오드는 전류를 한 방향으로만 흐르게 하는 소자이다. 본 실험 ... 에서는 다이오드의 기본 성질을 이해하고, 다이오드를 이용한 여러 가지 회로를 구현해 본다.※ 실험 장비 및 부품- 실험 장비 : 오실로스코프(1대), 펑션 제너레이터(1대), 파워서플라이(1 ... 형으로 접속 시킨 브리지 전파 정류기가 있는데 이 실험에서 사용하고자 하는 회로는 브리지 형 전파 정류 회로이다. 좌측의 회로에서 v > 0 일 때는 그림의 위쪽에 있는 점

리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:비동기 계수회로 (예비)예비보고서제목 및 목적제목비동기 계수회로(Asynchronous Counter)목적비동기 계수회로의 원리 ... 를 이해하고 동작 특성을 익힌다. 가산 계수회로와 감산 계수회로의 차이점을 익힘으로써 플립플롭의 응용 능력을 배양한다.원리(배경지식)비동기 계수회로는 플립플롭(flip flop ... 수 있으며 10진수로 최고 수는 2n-1이다.비동기 계수회로는 직렬 계수회로(serial counter)라고도 불리며, 그 이름대로 첫 단의 플립플롭에만 클럭 신호가 인가되며, 이

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
기초실험및설계 : 가산 회로, 감산 회로 예비보고서

가감산 회로 예비보고서1. 가산 회로(Summing Amplifier)일 때앞서 다른 실험들에 사용했던 반전 회로가 반전 입력 단자에 입력 신호를 하나만 주는 회로였다면, 가산 ... 회로는 반전 입력 단자로 여러 개의 입력 신호를 주는 회로이다.회로를 살펴보면, OP-AMP의 비반전 입력 단자가 그라운드에 연결되어 있으므로, 이상적인 OP-AMP일 때 나타나 ... 하면 이 전류들의 합과에 흐르는 전류가 같다. 그러므로 OP-AMP의 출력 전압은로 나타난다. 반전 단자의 세 저항 크기를으로 같게 한다면 식은으로 되며, 이와 같이 회로의 출력

리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 4. Thevenin 등가회로설계

.4] 테비닌 등가회로에 연결한 부하3.3(a) Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 설계하고 실험절차를 설명하라. 전압계(DMM)의 위치 ... ][Figure.3.1]측정 회로(실제실험)테비닌 등가전압을 pspice를 이용해 측정하여 보았다. 다음과 같은 회로를 설계하고 전위차를 측정하였더니 다음과 같았다. [Figure ... .3.2~3][Figure.3.2] pspice를 이용한 측정 [Figure.3.3] 시뮬레이션 결과(b) 를 구하는 실험회로를 설계하고 실험절차를 설명하라. 저항계(DMM)의 위치

리포트 | 10페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
전압분할 및 전류 분할 회로 설계 예비 결과, 기초전기회로실험(한국맥그로힐)(정학기)(ZBAR)

..PAGE:1-전압분할 및 전류 분할 회로 설계-..PAGE:2category1. 조원 소개2. 실험목적3. 실험 준비물4. 실험과정5. 실험 결과 및 고찰..PAGE:32 ... .실험 목적2) 지정된 전압, 전류 조건을 만족하는 전류 분할기를설계한다.지정된 전압, 전류 조건을 만족하는 전압 분할기를 설계한다.3) 회로를 구성하고 실험하여 설계조건에 맞는지확인 ... 밀리암미터(4) 기타SPST 스위치SPST 스위치..PAGE:54.실험 과정1. 15V의 전원 전압을 가지고 9V에서 3mA의 부하전류를 공급하는전압분할 회로를 설계한다.2

리포트 | 14페이지 | 1,500원 | 등록일 2015.10.08

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 7. RC회로의 시정수 측정회로 및 방법설계

예비보고서[예비7]RC회로의 시정수 측정회로 및 방법설계0 0 0 교수님전자전기공학부학번데 자 와1. 목적이 실험의 목적은 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정 ... 할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다.(10MΩ 정도). DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.DMM이 전압을 측정하는 방식은 간단하다. DMM ... 하는 방법을 설계하는 것이다.2. 준비물- 전압안정 직류전원(0~15V)- DMM- Oscilloscope- Function generator- 탄소저항 : 22MΩ , 5%, 1/2

리포트 | 11페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기