"기초회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자공학과 FPGA 발진회로 전자전기공학부 충남대 전자 편입 기계제어공학부 플랜트전기 발진기 전자공학과 편입 텀프로젝트 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"기초회로설계실험" 검색결과 21-40 / 2,153건

판매자 표지

[A+ 4.5 예비레포트] 기초전자공학실험 - BJT 바이어스 회로 설계(PSpice 포함)

제목BJT 바이어스 회로 설계실험 목적컬렉터 귀환, 이미터 바이어스, 전압분배기 바이어스 BJT 회로를 설계한다.실험 장비1. DMM2. 저항 ( 300, 1.2 , 1.5 ... , 3 , 15 , 100 )3. 트랜지스터 ( 2N3904 또는 등가, 2N4401 또는 등가 ) 이론● 설계하기 전▶ 설계 과정에서 전류나 전압 둘 중 하나 ... 가 정해야 한다. ▶ 회로 해석에 필요한 기본적인 법칙을 정확히 이해할 필요가 있다. ▶ 저항 값을 구하려면 가장 유용한 옴의 법칙을 사용한다.

리포트 | 3페이지 | 5,000원 | 등록일 2021.04.20

다운로드 장바구니
서강대학교 21년도 기초전자공학실험 9주차(A+자료) - RC 회로 설계 보고서

1.제목 : 09주차 설계보고서2.설계결과a.시정수가 다음과 같은 RC 직렬회로를 설계하여라. 단 캐패시터는 2개 이상을 사용하고 가변저항을 사용할 수 있다. 전압원은 DC 3 ... [V]인 펄스 전압을 인가하시오. 먼저0.9ms 인 RC 직렬회로를 설계하겠다. 먼저 캐패시터를 0.1μF와 1μF 캐패시터 2개를 직렬로 연결하겠다. 이론에 따르면, 캐패시터 ... 를 직렬로 연결하였을 때, 등가 캐패시턴스는 전류가 일정하기에, 1/Ceq = 1/C1 + 1/C2 로 계산할 수 있고, 이론에 따른 등가 캐패시턴스는 90.91nF 이다. RC회로

리포트 | 14페이지 | 1,000원 | 등록일 2021.06.30 | 수정일 2022.09.23

다운로드 장바구니
서강대학교 21년도 기초전자공학실험 12주차(A+자료) - RLC회로 설계 보고서

제목 : 12주차 설계보고서설계결과Q값의 범위가 다음과 같은 RLC 직렬 및 병렬 회로를 설계하시오. 이 때 회로가 갖는 최대 전력과 그 주파수를 구하시오직렬 RLC회로 ... . 그리고 Q=ω0L/R = sqrt(L/C)/R 이다.Q를 0.5m~0.1m 사이의 값으로 결정해야 하기 때문에, 우선 설계에서 사용할 L과 C의 값을 각각 1mH, 1μF로 정한 후 ... 에 비하면 무시할 수 있을 정도로 작아졌고, 주파수에 따라서 회로 전체의 임피던스가 거의 바뀌지 않았고, 미세하게 바뀌었다고 해도, MyDAQ의 측정장비로는 측정하기 힘든 수준일 것이

리포트 | 6페이지 | 1,000원 | 등록일 2021.06.30 | 수정일 2022.09.23

다운로드 장바구니
서강대학교 21년도 기초전자공학실험 5주차 (A+자료) - 휘트스톤 브리지 회로 설계 보고서

제목 : 5주차 설계보고서설계결과1kΩ 2.2kΩ 5.1kΩ 10kΩ 저항 각 1개씩과 2kΩ의 가변저항을 이용하여 임의의 저항을 측정하는 휘트스톤 브리지 회로를 설계하시오.R1 ... 기 위해R1=2.2kΩ , R2=10 kΩ 으로 조정해야한다. R4는 1kΩ으로 하면 검류계가 민감하게 반응해 오차를 줄일 수 있다.따라서 회로를PSpice로 구성해보면이런 회로를 설계 ... = 963Ω 이 나왔고, 이는 정격치인 1000Ω과 약 3.7%의 오차를 보였다. 오차는 저항기의 허용 오차 범위인 5% 이내였다. 따라서 이 휘트스톤 브리지 회로가 미지의 저항을 잘

리포트 | 5페이지 | 1,000원 | 등록일 2021.06.30 | 수정일 2022.09.23

다운로드 장바구니
기초회로실험 9장: 직류회로 설계

9장: 직류회로 설계실험일:2018.04.02.제출일:2018.04.10.RT Required,ΩRated Value of Resistors Whose sum will ... 9-2 지정된 V와 I를 만족하는 회로 설계V Applied,VCircuit Current I, mARated Value of the Design Resistor, Ω ... 330Ω470Ω11.41mA1.2mA4.7kΩ3.3kΩ2.2kΩ1.2kΩ표 9-3 4mA가 흐르도록 설계된 회로CombinationMeasured Value of the Design

리포트 | 4페이지 | 1,000원 | 등록일 2018.04.15

다운로드 장바구니
판매자 표지

[기초회로실험]D Flip-flop의 설계

D Flip-flop의 설계1. 실험 목적가. Logic Lab Unit과 Electronic Logic Gate들을 이용하여 D Flip-flop를 설계하고 설계 후 디지털 ... 회로의 결과를 알아본다.2. 실험 이론 및 원리가. Flip-Flop2개의 안정상태를 지니고, 트리거에 의해 한쪽 안정상태에서 다른 안정상태로 바뀌고, 다음 트리거에 의해 본래 ... , Electronic Logic Gate (7410 NAND-Gate), 전선4. 실험 방법가. 실험 과정1) 7410 2개를 이용하여 위 회로도를 구성한다.2) 각 gate를 전선

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.31 | 수정일 2020.08.06

다운로드 장바구니
[기초전자회로실험2] "응용설계 – 발진회로의 설계 및 제작" 예비레포트

1Preliminary report Electronic Engineering기초전자회로실험자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받 ... 은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목? 응용설계 ? 발진회로의 설계 및 제작2. 실험주제(1) Wien bridge 발진 동작 ... 을 이해한다.(2) 발진 조건을 구한다.(3) 발진 주파수를 비교 관찰한다.3. 실험장비 및 부품실험기기오실로스코프1대파형발생기1대디지털멀티미터1대브레드보드1개회로부품저항1KΩ, 10K

리포트 | 17페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.05.05

다운로드 장바구니
[기초전자회로실험2] "응용설계 – 발진회로의 설계 및 제작" 결과레포트

1Result report Electronic Engineering기초전자회로실험자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다 ... .본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목? 응용설계 ? 발진회로의 설계 및 제작2. 실험결과 및 사진? 발진이 되는{bold{R _{2 ... 회로를 통해 주파수와 파형을 확인하였다. 실제 실험과정에서 주파수는{bold{f= {1} over {2 pi RC}}}의 이론값과 근사한 값을 얻을 수 있었다. ‘{bold{R

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
서강대학교 기초전자회로실험 설계 레포트 전압 증폭기

1. 제목 : (설계1.) 전압 증폭기 제작2. 설계결과(1) 전압 증폭기 설계1) 설계 회로도위 사진과 같이 회로를 설계하였다.2) PSPICE simulation 결과피스 ... 파이스로 위 회로도를 시뮬레이션 한 결과이다. 입력파형과 출력파형을 관찰하기 위해 연두색 점과 빨간색 점의 파형 그래프를 알아보면,우선 여기서 2번에 전원을 연결해 주 ... 되었으며, 위쪽은 1V까지 증폭되었다.3) 회로상의 소자 변경에 따른 변화 변화 (오실로스코프 출력파형 포함)- 회로상의 소자값(저항)에 따른 출력 신호 변화표 1-1. OPAMP

리포트 | 5페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
전기전자기초실험 조합 회로 설계 실험 결과레포트

전기전자 기초실험 결과보고서제8장 조합 회로 설계 실험학과학년학번분반실험조성명전기전자공학26. 실험과정 및 결과측정::: 4×1 MUXMAX+PLUS II > Timing

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
전지전자기초실험 연산 회로 설계 실험 결과레포트

전기전자 기초실험 결과보고서제9장 연산 회로 설계 실험학과학년학번분반실험조성명전기전자공학26. 실험과정 및 결과측정::: 4비트 덧셈기/뺄셈기>>WAVEFORM(1) SEL이 0 ... . 결과보고서① 자리 올림 예견법(carry look ahead)의 장단점을 조사하고 위의 회로와 비교하시오.위 그림의 입력 A, B를 x, y라 놓으면 2진 ... +p_3 p_2 g_1 +p_3 p_2 p_1 g_0 +p_3 p_2 p_1 p_0 c_0각각의 방정식은 3개의 레벨 지연에 의한 회로와 대응하는데 - 발생 alc 전파 신호에 대

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
서강대학교 기초전자공학실험 - 실험 9. 브리지 회로 설계 보고서

제목 : 5주차 설계보고서설계결과2.2kΩ 5.1kΩ 6.8kΩ 10kΩ 저항 각 1개씩과 10kΩ의 가변저항을 이용하여 임의의 저항을 측정하는 휘트스톤 브리지 회로를 설계하시오 ... 로본래회로2.382.3942.872.9031.5871.5911.596측정치와 이론치 사이에 저항의 허용오차로 인해 야기된 약간의 차이만 확인되었다. 따라서 테브난 등가회로 설계 ... .측정가능한 저항의 범위가 최대가 되도록 하기 위해 , , 의 저항을 택하여 다음과 같이 회로를 구성하였다.이때, 측정가능한 저항의 범위는 다음과 같이 주어진다.DC 10V의 전원

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
2학년 기초전자회로실험 병렬회로설계

기 초 전 자 회 로 실 험1. 실험 목적1-1 병렬회로 설계(1) 지정된 전압, 전류 및 저항조건을 만족하는 병렬회로를 설계한다.(2) 회로를 구성하고 시험하여 설계조건을 만족 ... 회로이론을 응용한다.2. 실험 이론1-1 병렬회로 설계(1) 지정된 저항조건을 만족하는 병렬회로 설계회로에서 요구되는 저항값 RT가 사용 가능한 저항기들의 가장 작은 저항값 ... : 가변 직류 전원2)측정기계 : VOM 또는 DMM3)저항기 : 10kΩ 1개, 가변저항 10kΩ 1개4. 실험 방법1-1 병렬회로 설계1) 9mA, 4mA, 2mA를 흐르는 병렬

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
2학년 기초전자회로실험 직류회로설계

기 초 전 자 회 로 실 험1. 실험 목적1-1 직류회로 설계(1) 지정된 저항, 전류?전압, 전류?저항 조건을 만족하는 직렬회로를 설계한다.(2) 설계된 회로를 구성하고 시험 ... 하여 설계 조건이 만족하는 지 확인한다.1-2 병렬회로의 저항병렬회로에서 총 저항과 가지 저항 사이의 관계를 실험적으로 입증한다1-3 정격용량 부하정격용량 이상으로 부하시 발생 ... 하는 사건을 확인한다.2. 실험 이론1-1 직류회로 설계(1) 지정된 저항 조건을 만족하는 직렬회로 설계R1, R2, R3, ???의 저항기들을 직렬 연결하여 RT의 저항값을 만들기 위

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
서강대학교 기초전자공학실험 - 실험 15. 직렬 공진회로 설계 보고서

1. 제목 : 12주차 설계 보고서2. 설계 결과L = 4mH, C = 0.47uF, R = 1kΩ을 이용하였다. 이때, 공진주파수 이다.< RLC 직렬 회로 >위 그림과 같이 ... 회로를 설계하였고 이 경우 이다. 직렬공진회로의 특성에 의해 교류전원의 주파수가 공진주파수일 때 최소 임피던스(=R), 최대 전류를 갖는다. 에너지 소모는 저항에서만 발생하고 저항 ... 에서의 전력 이므로 주파수가 공진주파수일 때 회로는 최대 전력을 갖는다.위와 같이 RLC 병렬 회로를 구성한 경우 이며 이는 RLC 직렬 회로에서의 Q값과 역수 관계에 있다. 병렬

리포트 | 1페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
기초회로실험 프로젝트 보고서 : Equalizer 설계

2013-2 Basic Circuit Experiments2013-2 Basic Circuit Experiments Project : 이퀄라이저 설계프로젝트 결과 보고서(기초회로 ... 실험, 임꺽정 교수님)제출일2013.12.18전공전자·전파공학조3조학번2016111111조원이름홍길동▶1 설계목표▶2 설계과정▶3 설계결과▶4 참고문헌1. 설계목표이퀄라이저란 주파 ... 에 의한 Low pass filter를 설계할 때, 저항 R값과 차단할 주파수대역, 극점의 개수(pole)를 안다면 커패시터 C를 결정하여 필터회로를 설계할 수 있다. 여기서 극점

리포트 | 8페이지 | 1,000원 | 등록일 2016.06.26

다운로드 장바구니
[기초전자회로실험] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계고찰실험 시간에는 먼저 D-FF와 제공 되지 않은 T-FF로 실험을 하는 것 이였다. 친절히 설명 ... 어야 했는데 이를 처음 구성단계에서 어려움이 있었다. 이후 중복된 값이나 미 입력한 명령어를 확인한 후 실험을 끝낼 수 있었다.

리포트 | 2페이지 | 1,000원 | 등록일 2019.04.03

다운로드 장바구니
건전지를 이용한 휴대폰 충전기 설계 기초회로실험

건전지를 이용한 휴대용USB충전기 설계교과목명기초회로실험강좌코드조 원조담당교수 (조교)강의시간(1) 설계배경A. 설계의 중요성 및 필요성현대사회에서 전자기기의 역할은 마치 신체 ... 을 얻을 수 있으며 전지 2개를 전원으로 했을 때에도 70%정도의 효율을 얻을 수 있으므로 USB충전기에 사용할 승압회로로 매우 유용하다.(3) 설계 내용A. 설계의 독창성MAX ... 1676에 1/8정도인 TL499를 이용하여 회로를 설계해 보았다.DC-DC step up 회로는 상위 과목의 프로젝트에서 휴대용 배터리를 사용할 때 쓰일 수 있는 회로로 이번

리포트 | 8페이지 | 2,500원 | 등록일 2017.11.16

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... 으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 한 Sequential Logic 설계2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기