"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 321-340 / 2,046건

판매자 표지

예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터

1. 실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수 가장쉽게 생각할 수 있는 ..

리포트 | 14페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

다운로드 장바구니
basic electrocis 45장 (디지털 IC 플립플롭) Pspice simulation

basic electrocis 45장 (디지털 IC 플립플롭) Pspice simulationRS 래치D래치에지트리거 D 플립플롭JK 플립플롭

리포트 | 2페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
디지털논리회로실험 - 제 10장 플립플롭

디지털회로실험예비 보고서(제 10장 플립플롭)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 10장 플립플롭1. 실험 목적 및 기본 개념기억소자로서의 플립플롭 ... 의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 플립플롭의 이론순차 논리 ... 의 출력상태 일부가 입력으로 피드백되어 최종 출력을 결정하는 회로. 이러한 순차논리회로의 가장 기본이 되는 회로가 플립플롭 회로. 플립플롭(FF: Flip-Flop)은 쌍안정 멀티

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
[전자공학실험] RS플립플롭, D플립플롭

결과 레포트 플립플롭1조원991391 김동규991603 전문진991376 고득녕실험결과 174LS00 NAND GATE로 구성된 RS Flip-flop 회로에 대한 동작 상태 ... .시뮬레이션실험 결과이 실험은 74ls74 칩 2개 즉, D플립플롭 4개를 이용해서 5개의 램프가 순서대로 자동점멸하는 회로를 설계하는 것이다. 시뮬레이션 결과에서 보다시피, D플립 ... 플롭의 초기상태는 정해지지 않았다. 그래서 초기화를 시키기 위해 4개의 D플립플롭의 프리셋을 인에이블해서 모두 세트 상태로 만들 필요가 있었다. 이를 위해 7440의 출력부에 하나

리포트 | 9페이지 | 1,000원 | 등록일 2003.10.18

다운로드 장바구니
디지털 회로실험 예비 레포트 플립플롭에 대한 이론적인 레포트 입니다.

플립플롭의 이해예비레포트1. 실험목적1) RS, JK, D, T FlipFlop에 대해 이론적인 뜻을 이해한다.2) 플립플롭에 대한 동작 특성을 이해하고 기본 회로구성을 이해 ... , 저항, 전선, LED 등등.3. 플립플롭에 대한 이론적 이해-플립플롭이란 무엇인가?1 비트의 정보를 보관 유지할 수 있는 회로이며 순차 회로의 기본 구성요소이다. 컴퓨터의 주기억장치 ... 으로 반대로 사용한 것이 흥미롭다. 플립플롭은 구조상 휘발성이다. 즉 정보는 전원이 있을 때만 보관 유지되며 전원이 차단되면 정보는 사라진다. 플립플롭으로 구성하는 램을 에스램

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.17

다운로드 장바구니
기초전자회로실험 예비레포트 플립플롭 flip-flop

단자 및 리셋 입력 단자가 있고 세트 신호로 인해 1의 상태, 리셋 신호로 인해 0의 상태로 되는 플립플롭에서 세트 신호와 리셋 신호가 동시에 가해졌을 때의 상태가 반전하는 플립 ... 플롭. 표에 동기식 J-K 플립플롭의 입력값과 출력값의 관계를 나타냈다. Qn, Qn+1은 n, n+1번째의 클록 펄스가 들어갈 때의 출력을 표시한다.D Flip-Flop하나의 입력 ... 단자가 있고 클록 펄스가 인가되었을 때 입력 신호가 1이면 1로, 0이면 0으로 자리잡는 플립플롭. 일반적으로 입력 신호를 클록 펄스의 시간 간격만큼 지연시켜 출력으로 내는 데

리포트 | 8페이지 | 1,000원 | 등록일 2009.09.18

다운로드 장바구니
디지털회로 [ 래치, 플립플롭, 쉬프트 레지스터 _ 사전 ]

6. 래치, 플립플롭, 쉬프트 레지스터제출일실험조이름-사전 보고서-? 실험목적각종 래치와 플립플롭, 쉬프트 레지스터의 동작 원리를 이해하고 기본 소자를 이용하거나 플립플롭 TTL ... 을 이용하여 회로를 구성해보고 동작을 확인한다.? 이론1. 래 치? 플립플롭 회로는 회로에 전원이 공금 되는 동안은 입력에 의해 상태가 변하기 전까지 2진식 상태를 무한히 유지 ... 한다. 래치는 가장 기본적인 형태의 플립플롭이며, 또한 모든 플립플롭을 구성하는 기본적인 회로이다. 특이한 점은 래치가 비동기식 순차회로에 유용하게 쓰이고 2진식 정보를 저장

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니
[VHDL] JK플립플롭

● JK-Flip/FlopJK 플립플롭은 클럭이 부가된 RS플립플롭에서 출력 QQ′가 입력으로 궤환(feed-back)된 구조를 갖는다. 순서회로에 가장 폭 넓게 사용되는 플립 ... 으로는 클럭(CK)의 지속시간을 △t 보다 짧게 유지되도록 하는 방법과 마스터 슬레이브 플립플롭을 사용하는 방법 및 에지 트리거(edge trigger)방식의 클럭을 사용하는 것 등이 ... 플롭이다.◎JK=01 일 때 QQ′=01이 된다. 이때 JK=00 로 바꾸어도 출력 QQ′=01 이 되어 이전 값을 그대로 유지한다.◎JK=10 일때는 QQ′=10 이 된다. 이때

리포트 | 4페이지 | 1,000원 | 등록일 2002.11.24

다운로드 장바구니
플립플롭에 대하여

다는 것을 확실하게 하기 위한 방법으로 한가지 입력만을 공급▶ D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터(data) 플립플롭이라고도 한다▶ 그림 5-1(a ... )로부터 알 수 있듯이 D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것▶ 양쪽의 NAND 게이트에는 항상 상반되는 입력이 들어온다▶ RS 플립 ... ▶ 데이터 전송할 때 유용{{DQn+10011▶D 플립플롭에서 클럭펄스 CLK가 들어오기 전에 입력 D에 데이터가 들어와 있어야 한다▶CLK에 앞서서 D가 들어와야하는 최소한

리포트 | 5페이지 | 1,500원 | 등록일 2001.04.18

다운로드 장바구니
[VHDL] 클럭 입력을 갖는 D 플립플롭(D-FF)

1. 이론1) D 플립플롭S-R이나 J-K 플립플롭과는 달리, 이 플립플롭은 오직 하나의 동기식 제어 입력 D를 갖는다. 여기서 D는 데이터(data)를 의미한다. D-플립플롭 ... 플롭에 저장되는 것이다.PGT D-플립플롭은 PGT의 CLK 입력이 발생했을 때, Q가 변하고 NGT D-플립플롭은 NGT(하강천이)가 발생했을 때, Q가 변하게 된다. NGT D ... -플립플롭은 NGT가 발생했을 때, D가 Q로 전송되는 것을 제외하고 앞에서 기술한 것과 같은 방법으로 동작한다. NGT D-플립플롭의 기호는 CLK 입력 단에 방울로 표시한다.2

리포트 | 3페이지 | 1,000원 | 등록일 2008.12.02

다운로드 장바구니
순서 논리 회로 플립플롭( flip-flop) 실험보고서

순서 논리 회로 플립플롭( flip-flop) 실험보고서1. 실험목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보 ... 는 회로이고, 동기의 경우 clock에 따라 동기화 시켜서 입력을 처리하는 회로이다.플립플롭에서의 용어 정리1) 준비시간, 유지시간 : setup time, hold time 이 ... 라고 한다. 순차논리회로의 기본소자는 플립플롭으로서 이 소자는 클럭이라는 입력이 변화하는 순간에만 또 다른 입력값(예를들면, D, T, J, K)의 상태에 따라 출력값이 결정되는 소자이

리포트 | 3페이지 | 1,000원 | 등록일 2009.08.06

다운로드 장바구니
[전기 전자]플립플롭(Flip-Flop)

< 기본 플립플롭 >- 기본 플립플롭에는 7402 NOR 게이트를 쓰는 것과 7400 NAND 게이트를 쓰는 것이 있다.?1. NOR 게이트로 된 SR 플립플롭- 먼저 7402 ... NOR게이트를 사용하는 플립플롭은 아래 그림처럼 NOR 게이트 A와 B의 입력을 Reset과 Set입력으로 정한다. 그리고 두 NOR 게이트의 출력을 상대편 NOR 게이트의 남 ... 은 입력에 연결한다. S=1, R=0을 입력시켰을 때 NOR 게이트 출력이 1 이 되는 단자를 Q라 하고 다른 쪽을 ?이라고 한다??NOR-게이트 플립플롭- RS플립플롭의 Reset

리포트 | 9페이지 | 1,000원 | 등록일 2006.04.30

다운로드 장바구니
Preset 와 Clear 가능한 상승 에지 트리거 D플립플롭

1. Preset와 Clear 가능한 Positive Edge Triggered D flip-flop 에 대하여 설명하라.플립플롭들은 종종 클럭과는 독립적으로 플립플롭을 어떤 ... 을 (반전표시)은 이 플립플롭을 클리어 혹은 셋 하기위해 0(1이 아닌)이 입력되어야 함을 나타낸다. 이런 형태의 입력은, 논리 0이 클리어 혹은 프리셋을 작동시키므로, 종종 저레벨 ... 플립플롭은 0으로 리셋 될 것이고, PreN에 0이 가해지면 Q=1로 플립플롭이 셋 될 것이다. 이 입력들은 클럭이나 D입력에 우선한다. 즉, ClrN에 0이 가해지면 클럭이나 D

리포트 | 2페이지 | 1,000원 | 등록일 2007.11.19

다운로드 장바구니
제 10장 (결과) 플립플롭과 카운터 설계 실험

결과보고서플립플롭과 카운터 설계 실험학과학년학번분반성 명< 실험한 것의 결과 자료 >? JK 마스터 슬레이브 플립플롭QJKQ(t+1 ... - up waveform- down waveform① JK Master/Slave 플립플롭, 4비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up ... /dawn preset 카운터의 동작을 설명하시오.-JK Master/Slave 플립플롭위 표는 일반 JK플립플롭의 진리표 이다. 일반적인 JK플립플롭은 Toggle 모드에 계속

리포트 | 9페이지 | 2,000원 | 등록일 2007.11.03

다운로드 장바구니
제 10장 (예비) 플립플롭과 카운터 설계 실험

① Master/Slave J-K 플립플롭을 verilog HDL 코드로 표현하시오.Master/Slave 플립플롭은 두단의 플립플롭을 직렬 연결한 것을 일컫는다. 앞단을 마스터 ... 시킨다. 다만 클럭펄스가 가해지는 동안 입력이 변하면 플립플롭 회로가 원치않은 결과를 가져올 수 있다.module MS_JK_FF( J, K, clk, Q, QN);inputJ, K, c

리포트 | 5페이지 | 1,500원 | 등록일 2007.11.03

다운로드 장바구니
[공학]래치와 플립플롭 동기 비동기카운터

■ 래치(latch)와 플립플롭(flip-flop)래치와 플립플롭은 두 개의 안정 상태를 갖는 일종의 기억 회로입니다.회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지 ... 할 수 있는 상태를 안정상태라 합니다.[ 그림 ] 플립플롭의 상태래치나 플립플롭은 정상 출력과 부정 출력를 가지고 있습니다.두 가지 안정 상태라고 하는 것은 ?Q = 1, ?= 0

리포트 | 5페이지 | 1,000원 | 등록일 2006.09.13

다운로드 장바구니
[논리회로] 래치와 플립플롭

므로 금지되어 있다.이 회로는 래치와 플립플롭의 개념을 이해하기에는 아주 적절한 회로이나 실무에서는 거의 사용되고 있지 않다. 외부로부터 입력을 가하지 않는 한 원래의 상태를 그대로 ... 도 일어나지 않으며, S=R=1인 입력상태는 금지되어 있는 플립플롭이다.아래 그림은 하강에지 트리거에서 동작하는 RS Flip Flop의 기호와 진리표이다.【 회 로 도 】【 진 리 표 ... 되어도 해석 구간에서만 1이 아니면 이상 없이 동작한다.3-2. JK Flip FlopRS 플립플롭에서 R과 S가 모두 1인 경우는 논리적으로 금지되어 있다. JK 플립플롭은 RS플립

리포트 | 9페이지 | 2,000원 | 등록일 2003.08.14

다운로드 장바구니
(vhdl소스)and or not latch mux 플립플롭 인코더

-AND Logic1.VHDL코드 library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity and_ent is Port ( i..

리포트 | 16페이지 | 2,000원 | 등록일 2008.11.23

다운로드 장바구니
[논리회로] JK플립플롭 및 T플립플롭

{{{{{제목: 9장 예비{{제출일:2002.11.18(월)교수명:학 과:실험조:학 번:이 름:{{JK플립플롭 및 T플립플롭◈ 이 론1. JK플립플롭JK플립플롭은 동기식 RS플립 ... ·(J·n+p) -(2)식결과적으로 JK플립플롭은 동기식 RS플립플롭에서 나타나는 부정상태가 없는 플립플롭이 된다. 즉 Cp=1이고 J=K=1일 때 출력은 그전 상태의 반전상태 ... 로 된다. 이때 클럭의 시간이 길면 출력이 다시 반전하여 반전상태로 된다. 이를 피하기 위해서 두가지 방법을 생각할 수 있다. 첫째는 클럭펄스폭을 좁게 하여 플립플롭이 한 번 반전

리포트 | 9페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
카운터 설계-플립플롭을이용한 digital(디지탈)설계

D-FF를 이용한 synchronous counter설계경기대학교 전자공학작성자: 이 우 재작성일: DATE \@ "yyyy-MM-dd" 2007-06-09목 차 TOC \o "1-3" \h \z HYPERLINK \l "_Toc162603423" 문서 정보 PAGER..

리포트 | 4페이지 | 1,000원 | 등록일 2007.06.09

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기