"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 501-520 / 4,948건

[A+] 설계실습 8. 인덕터 및 RL회로의 과도응답(Transient Response) 결과보고서 중앙대 전기회로설계실습

설계실습 8. 인덕터 및 RL회로의 과도응답(Transient Response)요약: RL회로의 시정수를 측정하고 과도 응답을 확인한다.1. 설계실습 결과 및 분석4.1 RL회로 ... 의 파형 확인Time constant 인 RL 회로를 설계한다. RL회로의 시정수 이다.따라서 저항의 크기를 1 에 맞추기 위해 가변 저항을 1.026 으로 설정하였다.다음과 같 ... 은 파형이 출력된다.2. 결론저항과 인덕터로 구성된 RL회로를 설계하고, 오실로스코프로 각 소자의 전압 신호를 확인해보았다. 저번 실험인 RC회로와 비교하여 인덕터는 캐패시터

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.12

다운로드 장바구니
전기회로설계실습 실습11(공진회로(Resonant Circuit)와 대역여파기 설계) 예비보고서

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계1. 목적 : RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작 ... ㎋ ceramic disc): 2개인덕터(10 mH 5 %): 2개3. 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진 ... 하면 된다.3.3 RLC 병렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandpass filter를 설계

리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

다운로드 장바구니
[A+] 전기회로설계실습 예비보고서 7. RC회로의 시정수 측정회로 및 방법설계

설계실습 7. RC회로의 시정수 측정회로 및 방법설계1. 목적주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2. 실습 준비물* 기본 장비 및 선 ... ㏀, 6.8 ㏀, 1 ㏁가변저항 (20 ㏀, 2 w): 2 개3. 설계실습 계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다(10㏁정도). DMM ... 의 내부저항을 측정하는 방법을 설계하여 제출하라.R_{i n} : DMM 내부저항이 회로로 전압을 측정할 경우의 측정값 :{R _{i n }} over {R_1{+R _{i n

리포트 | 5페이지 | 1,000원 | 등록일 2022.01.10 | 수정일 2022.03.11

다운로드 장바구니
[A+] 전기회로설계실습 결과보고서 7. RC회로의 시정수 측정회로 및 방법설계

설계실습 7. RC회로의 시정수 측정회로 및 방법설계제출날짜 : 2021.11.14*코로나로 인한 대면수업 불가로 실험조교의 강의영상을 참조함요약이번 실험을 통해 RC회로의 시 ... 정수(time constant)를 측정하는 회로를 직접 설계하여 측정하였다. 또한, FG의 출력과 저항의 전압파형을 오실로스코프의 화면에 출력해보았다. 큰 저항의 전압을 측정할 때 ... 다. 이는 에너지를 저장하거나 저장된 에너지를 방출하는 역할을 한다. 이번 실험은 커패시터의 작동 원리와 더불어 오실로스코프를 이용하여 RC회로의 전압 파형을 확인해보았다.2. 설계

리포트 | 5페이지 | 1,000원 | 등록일 2022.01.10 | 수정일 2022.03.11

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 1_Op Amp를 이용한 다양한 Amplifier 설계

설계실습 1. Op Amp를 이용한 다양한 Amplifier 설계3. 설계실습 계획서3.1 센서 측정 및 등가회로출력신호가 주파수 2㎑의 정현파인 어떤 센서의 출력전압 ... 를 사용하였을 때, 오류가 발생하여 VSIN을 사용하였다.(B) 2㎑에서 목표 출력전압과 시뮬레이션 출력전압이 다르면 그 이유를 기술한다.목표 출력 전압을 얻기 위해 회로를 설계할 때 ... 에 오차가 발생하여 출력전압이 다르게 측정된 것이다.(C) 설계한 회로의 이득의 주파수 특성을 PSPICE를 이용하여 simulation하고 그 결과를 제출한다. (힌트: PSpice

리포트 | 8페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
판매자 표지

A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 9. LPF와 HPF 설계 측정회로 및 방법설계 예비보고서

전기회로설계실습(9번 실습- 예비보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 9. LPF와 HPF 설계1. 서론RC 및 RL filter를 설계하고 주파수응답을 실험 ... 하여 cutoff frequency가 15.92 ㎑인 LPF를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.Cutoff freuqency는 다음과 같은 관계를 가지 ... 게 된다 따라서 식에 넣어서 대입하면이다. 따라서 회로도를 그리면3.2 위에서 설계한 LPF의 전달함수(H)의 크기와 위상을 0 ~100 ㎑까지 linear(H)-log(주파수

리포트 | 8페이지 | 1,000원 | 등록일 2023.07.31

다운로드 장바구니
아날로그 및 디지털 회로설계실습 5주차 신호발생기

아날로그 및 디지털회로 설계실습예비 REPORT5. 신호 발생기분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : Wien bridge RC 발진기를 이용하여 신호 발생기 ... -3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien ... bridge 회로를 설계하시오.커패시터의 임피던스를 Y라고 한다면 voltage division에 의해V _{+} = {{RY} over {R+Y}} over {R+Y+ {RY

리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
실습4.신호발생기 예비보고서 중앙대 아날로그 및 디지털 회로 설계 실습

4-3-2 Wien bridge Oscillator 설계(A) 발진 조건을 만족하는 R1, R2값과 함께, Wien bridge oscillator를 설계하시오 ... . Simulator 의 Time-domain에서 출력 파형을 확인하며, FFT plot을 통해 발진 주파수를 확인하시오, 출력 파형은 계획서와 함께 제출하시오.4-3-1에서 설계한 값 R1=10k ... Ω, R2-20kΩ으로 회로를 구성하였다.1) 회로도 (R2=20k)Vout(1) (R2=20k)- run to time 20msVout(2) (R2=20k) - run to

리포트 | 12페이지 | 1,000원 | 등록일 2021.07.17

다운로드 장바구니
중앙대 전자회로설계실습 (예비)11. Push-Pull Amplifier 설계 A+

전자회로설계실습 예비보고서(11. Push-Pull Amplifier 설계)제출일 :3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성그림 1(a ... ) Push-Pull Amplifier [DC] 그림1(b) Push-Pull Amplifier [AC]* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 왼쪽 회로 ... 와 같이 설계한 Push-Pull Amplifier에서 RL = 100 Ω, VCC = 12V로 하여, Dead zone과 Crossover distortion을 확인하려고 한다

리포트 | 9페이지 | 2,500원 | 등록일 2022.04.09

다운로드 장바구니
[A+][결과보고서] 중앙대 전자회로설계실습 3. Voltage Regulator 설계

의 회로를 구성한다(이때 실습계획서에서 설계한 값을 사용한다). A와 B사이의 전압이 계획서에서 구한 값이 되도록 Function generator를 조정하여 A와 B사이의 전압파형 ... 설계실습 3 .Voltage Regulator 설계4. 설계실습 내용 및 분석(A) 구현: 전해콘덴서는 미리 단락해서 방전시킨 후에 충전방향을 예상해서 극성에 맞게 연결하여 위 ... 을 제출한다.실습계획서에서 설계한 Voltage Regulator를 만들기 위해 5V 크기의 전압과 10kHz의 주파수를 가진 입력전원을 인가해주었다. 변압기를 지난 A-B단자

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[A+][예비보고서] 중앙대 전자회로설계실습 MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계3. 설계실습 계획서3.1 단일 Current Mirror그림 1의 회로와 같이 Current Source에서 M1 ,M ... = IREF = 10 mA인 전류원을 OrCAD로 설계하여 회로도를 제출한다. (RL=500 Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하고, 시뮬레이션 값을 다음 표에 작성 ... 의 회로와 같이 IREF = 10 mA인 Cascode 전류원을 설계하기 위해 서 M2와 M4의 VGS를 구하여라. 또한 VGS를 만족시키기 위한 R1값을 구하 여라.10 mA

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[A+][결과보고서] 전자회로설계실습 11. Push-Pull Amplifier 설계

설계실습 11. Push-Pull Amplifier 설계4. 설계실습 내용 및 분석4.1 Classic Push-Pull Amplifier 특성(A) 그림 1(a)와 같이 회로 ... 를 breadboard에 결선하고 3.1(a)과 같이 실험하되 실제 실험에선 그림 2(b)와 같이 회로를 설계한 후 오실로스코프에서 main/delayed 설정 란에 시간 축을 YT ... haracteristic curve dead zone이 있음을 확인하였다.(B) 그림1 (b)같이 회로를 결선하고 그에 대한 출력 전압 파형을 sketch하고 Cross distortion

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.06 | 수정일 2022.04.08

다운로드 장바구니
3. Voltage Regulator 설계 예비보고서 - [전자회로설계실습 A+ 인증]

03주차 예비보고서설계실습 03. Voltage Regulator 설계**분반 2******* *** (03/31)1. 목적 : 전파정류회로를 사용하여 교류전원으로부터 직류전압 ... 선 : 다수Bread Board : 1개3. 설계실습3. 설계실습 계획서* 모든 계산결과는 반올림하여 유효숫자 세 자리까지 만 사용한다.(A) 설계: 아래 그림 6-1에서 5 KΩ ... diode의 저항은 0.7 KΩ으로 가정한다. 이론부와 교과서(Sedra)를 참조한다. 설계에 사용된 수식, 과정을 상세히 기술한다.브리지 방식 정류회로에서 전류가 흐르는 경로에 두

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.15 | 수정일 2023.01.03

다운로드 장바구니
[중앙대학교 A+] 전자회로설계실습 Voltage Regulator 설계 결과보고서

Regulator의 특성을 확인하였다.Ⅱ. 설계실습 내용 및 분석(A) 구현: 전해콘덴서는 미리 단락해서 방전시킨 후에 충전방향을 예상해서 극성에 맞게 연결하여 위의 회로를 구성한다. 입력의 전압파형을 제출한다. ... 실험 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기(DC power Supply)를 설계, 구현, 측정한다.Ⅰ. 요약이번 실험을 통하 ... 여 다이오드를 이용해 교류 신호의 (-) 부분을 (+)로 바꿔주는 정류기의 원리를 확인하였고 탭을 활용한 브릿지 정류회로를 통하여 직류전압 공급기를 설계하여 Voltage

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.15

다운로드 장바구니
[중앙대학교 A+] 전자회로설계실습 Voltage Regulator 설계 예비보고서

1. 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기 (DC power Supply)를 설계, 구현, 측정한다.3. 설계실습 계획서 ... * 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다. (A) 설계 : 아래 그림 1에서 5 의 부하()에 걸리는 직류전압의 최대치()가 4.4V이며, ripple ... ()이 0.9 V 이하가 되도록 교류입력전원의 크기를 결정하고 C의 크기를 설계한다. 이 때 Diode의 저항은 0.7 으로 가정한다. 이론부와 교과서를 참조한다. 설계에 사용된 수식, 과정을 상세히 기술한다

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.15

다운로드 장바구니
중앙대학교 전기회로설계실습 4. Thevenin 등가회로 설계 결과보고서

요약Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 실험을 진행하였다.브릿지회로를 설계하여 측정한 원본 회로의 로드저항에 걸리는 전압의 측정값 ... 은 0.327V였고, 로드를 제거한 후 측정한 등가전압의 값은 1.401V였으며, 회로의 전압원을 제거하여 등가저항을 측정하였을 때의 값은 1.0809kΩ 였다. 이후 가변저항을 연결 ... 하여 그 값을 등가저항의 값에 가깝게 조절한 후 로드저항에 걸리는 전압을 측정하였을 때 측정값은 약 0.327V로 원본 회로에서의 값과 같아 이론이 성립함을 알 수 있었다. 마지막

리포트 | 6페이지 | 1,000원 | 등록일 2022.09.02

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_7-segment decoder 설계

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
[A+]중앙대 전자회로설계실습 예비보고서10 Oscillator 설계

전자회로설계실습 04분반 13차 과제설계실습 10. Oscillator 설계3.1 (A)(B) 자주색 파형 : V+ / 청록색 파형 : V- / 연두색 파형 : Vo (10ms ... 한다.Vo=L-일 때, v+=vo=L-이므로 v-(=vc)가 감소하다가 v-=L-가 되면 vo=L+로 상태가 바뀌게 되어 그간의 과정을 반복하게 된다. v-(=vc)는 RC회로를 통해 ... charge와 discharge 과정이 반복되므로 시정수 =RC로 주어지는 1차 RC회로 특유의 곡선 모양을 갖게 되며 출력전압 Vo는 v+와 v-의 상대 크기에 따라 L+ 또는

리포트 | 4페이지 | 1,000원 | 등록일 2020.09.22

다운로드 장바구니
중앙대 전기회로 설계 실습 예비보고서 4. Thevenin 등가회로 설계

전기회로 설계 및 실습예비 REPORT4. Thevenin 등가회로 설계과 목교 수 명제 출 일학 번성 명1. 목표Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 ... Ω, 390Ω, 470Ω, 1kΩ, 1.2kΩ, 3.3kΩ가변저항: 20kΩ, 2W급 2개3. 설계실습 계획서 브리지회로(bridge circuit)3.1 브리지회로에서 RL에 걸리 ... .2 (a) VTh와 RTh를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라.- VTh측정을 위한 회로도 -- RTh측정을 위한 회로도 -- RL의 양끝

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
중앙대학교 전자회로설계실습 (예비보고서) A+ Voltage Regulator 설계

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.16 | 수정일 2022.03.18

다운로드 장바구니

이전10개 21 22 23 24 252627 28 29 30 다음10개

파워링크

신청하기