"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 481-500 / 4,948건

중앙대 전기회로설계실습 (예비) 4. Thevenin 등가회로 설계 A+

전기회로설계실습 예비보고서(4. Thevenin등가회로 설계)제출일 :3. 설계실습계획서그림 1과 같이 RL이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험 ... 를 설계하여 회로도를 제출하라. (b) RL의 전압과 전류는 얼마인가?(a) 3.1에서 구한 값과 동일하다.3.1의 과정을 이용해 구하면 VTh = 1.40V, RTh=1093 ... Ω(b) 3.1과 동일한 과정으로 구하면 A이다.3.3 (a) Thevenin 등가회로를 실험적으로 구하려고 한다. VTh를 구하는 실험회로를 설계하고 실험절차를 설명하라. 전압계

리포트 | 4페이지 | 1,500원 | 등록일 2021.02.18 | 수정일 2021.10.22

다운로드 장바구니
판매자 표지

중앙대 마이크로프로세서 응용회로설계실습 9주차 CLCD

마이크로프로세서설계실습(예비보고서 9)소속담당 교수수업 시간학번성명1. 교재 P.59에 있는 a,b,c 문제를 풀기a. “Hello"라는 한 개의 문자열을, 커서를 증가/감소 ... (IEB_KEY_W, PROT_WRITE);keypad_in = mapper(IEB_KEY_R, PROT_READ);5. 강의자료 4page에 나와있는 그림 중 빨간색 네모로 표시한 부분은 무슨 회로(소자)인가?

리포트 | 4페이지 | 2,000원 | 등록일 2022.07.04

다운로드 장바구니
중앙대학교 전기회로설계실습 11. 공진회로(Resonace Circuit)와 대역여파기 설계 결과보고서

RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험하였다.우선 RLC 직렬회로를 설계하여 Q-factor가 각각 1, 2일 때 ... 크게 나왔는데 이는 인덕턴스의 오차 및 내부저항과 Q-factor의 오차로 인해 발생한 것으로 보인다. 또한 RLC 병렬회로를 설계하여 Q-factor가 각각 1, 10일 때 ... 의미를 가지는 회로로 이에 대한 이해를 위해 실험을 진행하였다.이 실험을 통해 RLC직렬, 병렬 공진회로의 주파수 응답을 분석할 수 있고, 각 회로에서 소자들의filter 역할을 분석하여 필터회로의 설계를 이해할 수 있다.

리포트 | 13페이지 | 1,000원 | 등록일 2022.09.02

다운로드 장바구니
판매자 표지

A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 10. RLC 회로의 과도응답 및 정상상태응답

전기회로설계실습(10번 실습- 결과보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 10. RLC 회로의 과도응답 및 정상상태응답요약 : RLC회로의 과도응답 및 정상상태 ... 하고 실험으로 확인한다. 이론적으로 분석 후 진행하므로 실습에 대한 큰 도움이 될 것이다.2.실습 내용 및 절차4.1 교과서의 그림과 같이 회로를 구성하라. 입력을 사각파(0 to 1 ... 응답을 측정하였다. 또한 특정 주파수에서의 R,L,C에서의 전압의 크기와 위상을 확인하고 이론과 비교하였다. 그리고 LC회로의 공진을 확인하였다. -전체적으로 L=10mH, C

리포트 | 9페이지 | 1,000원 | 등록일 2023.09.04

다운로드 장바구니
[전기회로설계실습]실습10(RLC 회로의 과도응답 및 정상상태응답)-예비보고서

[설계실습10. RLC 회로의 과도응답 및 정상상태응답] 예비보고서학번:이름:1. 실험 목적저항, 인덕터, 커패시터로 구성된 RLC회로의 과도응답 및 정상상태응답을 이해하고 실험 ... 가변저항(20kΩ, 2W): 2개커패시터(10㎋ ceramic disc): 2개인덕터(10mH, 5%): 2개3. 설계실습 계획서3.1 RLC 직렬회로에서 R = 500 Ω, L ... = 10 mH, C = 0.01 ㎌인 경우 , 를 계산하라.3.2 위의 회로에서 입력이 사각파(0 to 1 V, 1 kHz, duty cycle = 50 %)인 경우 입력을 기준

리포트 | 5페이지 | 1,000원 | 등록일 2022.04.11

다운로드 장바구니
판매자 표지

[예비보고서] 중앙대학교전자회로설계실습 6주차 Common Emitter Amplifier 설계

리포트 | 7페이지 | 1,000원 | 등록일 2024.03.24

다운로드 장바구니
아날로그및디지털회로설계실습 7주차 위상제어루프

아날로그 및 디지털회로 설계실습예비 REPORT7. 위상 제어 루프 (Phase Locked Loops)분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 위상 제어 루프 회로 ... = {50u} over {200u} TIMES 2 pi = {pi } over {2} 이다.1-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (PSPICE ... 의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.1. 서론위상 제어 루프 회로의 이론을 학습하고 간단한 위상

리포트 | 9페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
전자회로설계실습 실습4(MOSFET 소자 특성 측정) 결과보고서

설계실습 4. MOSFET 소자 특성 측정4. 설계실습 내용 및 분석 (결과 report 작성 내용)4.1 MOSFET 회로의 제작 및 측정(A) 그림 1의 회로를 제작 ... 며 MOSFET 회로에서 VDS를 늘려가며 측정을 통해 VT를 구할 수 있었다. 수치는 2.2V였고 이론과 적은 오차로 일치하였다.-설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점 ... VDS)에 의해 구할 수 있다. 식에 대입하면 ro = 270Ω이 나온다.5. 결론-본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다.실습을 하

리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

다운로드 장바구니
판매자 표지

전기회로설계실습 예비보고서 11. 공진회로(Resonanr Circuit)와 대역여파기 설계

3. 설계실습계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01mu F, 공진주파수가 15.92kHz, Q-factor가 1인 bandpass ... filter를 설계하라. 또 Q-factor가 10인 bandpass filter를 설계하라. 그 결과를 이용하여 각각 전달함수의 크기와 위상차를 주파수의 함수로 EXCEL ... .73kHz(f _{2})70kHz17kHz100kHz3.2 직렬공진회로를 그리고 전달함수를 측정하기 위한 연결상태와 측정방법을 기술하라.연결도를 아래와 같이 연결하면 bandpass

리포트 | 4페이지 | 1,000원 | 등록일 2024.06.22

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(예비)12. stopwatch 설계

12-112-212-312-4로드 없이12-112-212-312-4

리포트 | 5페이지 | 2,500원 | 등록일 2022.09.10

다운로드 장바구니
중앙대학교 전기회로설계실습 결과보고서 실습 7. RC회로의 시정수 측정회로 및 방법설계

실험실습 7. RC회로의 시정수 측정회로 및 방법설계20XXXXXX전자전기공학부XXX(제출기한 : 2019. 11. 06)1. 요약주어진 시정수를 갖는 RC회로를 설계하고 이 ... 를 측정하는 방법을 설계한다. DMM의 내부저항과 2.2[mu F] 커패시터로 이루어진 RC 직렬회로에서 RC Time Constant는 23.948[sec] (오차율 : 8.17 ... 되었다.2. 설계실습 결과2.1 DMM 내부저항 측정출력전압이 5V가 되도록 DC Power Supply를 조정하고 (+) 단자에만 22MΩ 저항을 연결하고 DMM으로 22MΩ

리포트 | 7페이지 | 2,000원 | 등록일 2020.09.04

다운로드 장바구니
판매자 표지

A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 9. LPF와 HPF 설계 측정회로 및 방법설계 예비보고서

전기회로설계실습(9번 실습- 예비보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 9. LPF와 HPF 설계1. 서론RC 및 RL filter를 설계하고 주파수응답을 실험 ... 하여 cutoff frequency가 15.92 ㎑인 LPF를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.Cutoff freuqency는 다음과 같은 관계를 가지 ... 게 된다 따라서 식에 넣어서 대입하면이다. 따라서 회로도를 그리면3.2 위에서 설계한 LPF의 전달함수(H)의 크기와 위상을 0 ~100 ㎑까지 linear(H)-log(주파수

리포트 | 8페이지 | 1,000원 | 등록일 2023.07.31

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 5_BJT와 MOSFET을 사용한 구동(switch) 회로

설계실습 5. BJT와 MOSFET을 사용한 구동(switch) 회로3. 설계실습 계획서아래 회로와 같이 BJT 2N3904를 사용하여 BL-B4531 (, ) LED를 구동 ... 하는 회로를 설계하려한다. 구동신호()는 1Hz, 5Vdc의 square pulse (duty=50%)이다.BJT가 완벽하게 saturation 영역에서 동작하게 하려면 , , 그리고 ... 다.(D) LED가 ON될 때 이 회로의 총 소비전력을 구한다.이다.3.2 부하가 inverter에 연결된 LED 구동회로 설계(A) 그림 2에서 구동신호()가 0V(Low)일 때

리포트 | 3페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
전기회로설계실습 2학년 실습 결과보고서 / 11. 전기회로설계실습 공진회로(Resonant Circuit)와 대역여파기 설계

전기회로 설계 실습결과보고서(설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계)0. 요약RLC 공진회로를 이용한 대역통과필터, 및 대역차단필터를 설계 ... kHz로, 약 8배 감소하는 모습을 관찰하였으며 대역폭 측정에서 최대 오차 37.6%를 볼 수 있었다.설계한 각 공진회로에 대하여 원하는 주파수응답특성을 관찰할 수 있었지만 Q ... 에서는 그 영향을 무시할 수 없기 때문에, 출력전압이 비정상적으로 크게 나타나서 전달함수의 형태에 왜곡이 생기는 것이다. 회로 설계시 고려하지 않은 이런 요소들로 인해서, 공진주파

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.18 | 수정일 2020.10.22

다운로드 장바구니
중앙대학교 전기회로설계실습 예비보고서 9. LPF와 HPF 설계

와이어 키트 1개 * 부품 가변저항(20KΩ, 2W): 1개인덕터(10mH 5%): 1개 커패시터(10 nF ceramic disc): 1개3.설계실습계획서3-①C = 10 nF인 ... 커패시터와 R을 직렬연결하여 cutoff frequency가 15.92 kHz인 LPF를 설계하라. 출 력단자를 표시한 회로도를 그리고 R의 크기를 구하라.< 중 략 >3-④3.3 ... 1.목적RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.2.실험준비물* 기본장비 및 선Function generator 1대 DC Power Supply

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.06

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계1. 목적RLC 공진회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험 ... 개가변저항(20kΩ, 2W): 2개인덕터(10mH 5%): 2개커패시터(10nF ceramic disc): 2개3. 설계실습 계획서3.1Q-factor = 일때,Linear-log ... )측정할 주파수 (kHz)1246810121415.14415.9216.7*************07080901003.21. 위와 같은 RLC직렬 회로를 구성한다.2. Function

리포트 | 6페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 9. 4-bit Adder 회로 설계

실습 9. 4-bit Adder 회로 설계실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.설계실습계획서2-1 전가산기 설계(A) 전가산기 ... + ACi +BCi(C) 에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.(D) XOR ... gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계

전기회로설계실습 결과보고서설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약.RLC회로를 직렬과 병렬 ... 을 이해한다.2. 설계실습 결과4.1사용된 소자의 측정값은 다음과 같다.표시값측정값커패시터 (F)10.014.0인덕터 (H, Ω)10.027.92고정저항 (Ω)10.09.96Q를 1 ... 로 구성하고 저항에 걸리는 전압을 측정하여 RLC회로가 공진주파수에서 최댓값 최솟값을 갖는 것을 확인하였다. 이를 통해 RLC회로가 Bandpass Filter, Bandstop

리포트 | 17페이지 | 1,000원 | 등록일 2025.01.31 | 수정일 2025.02.04

다운로드 장바구니
[A+][중앙대학교 전자회로설계실습] 실습6 Common Emitter Amplifier 설계 예비보고서

전자 회로 설계 실습설계 실습 6. Common Emitter Amplifier 설계과목명전자회로설계실습담당교수제출일2021.05.02작성자3.1 Emitter 저항을 삽입 ... 한 Common Emitter Amplifier 설계※모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 emitter저항을 사용한 Common Emitter ... 아지므로 overall voltage gain은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료)모든 node의 전압과 branch의 전류가 나타난 회로도와 이때

리포트 | 8페이지 | 1,000원 | 등록일 2022.04.15 | 수정일 2022.04.20

다운로드 장바구니
중앙대학교 전기회로설계실습 4. Thevenin 등가회로 설계 결과보고서

요약Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 실험을 진행하였다.브릿지회로를 설계하여 측정한 원본 회로의 로드저항에 걸리는 전압의 측정값 ... 은 0.327V였고, 로드를 제거한 후 측정한 등가전압의 값은 1.401V였으며, 회로의 전압원을 제거하여 등가저항을 측정하였을 때의 값은 1.0809kΩ 였다. 이후 가변저항을 연결 ... 하여 그 값을 등가저항의 값에 가깝게 조절한 후 로드저항에 걸리는 전압을 측정하였을 때 측정값은 약 0.327V로 원본 회로에서의 값과 같아 이론이 성립함을 알 수 있었다. 마지막

리포트 | 6페이지 | 1,000원 | 등록일 2022.09.02

다운로드 장바구니

이전10개 20 21 22 23 242526 27 28 29 다음10개

파워링크

신청하기