• 통합검색(4,950)
  • 리포트(4,089)
  • 자기소개서(820)
  • 시험자료(20)
  • 논문(10)
  • 서식(5)
  • 이력서(3)
  • ppt테마(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계
판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 701-720 / 4,950건

  • 자료 표지
    [A+]아날로그및디지털회로설계실습 2장 결과보고서
    SMPS는 일정한 직류 출력 전압을 부하에 공급해주는 직류 안정화 전원으로, PWM 제어회로를 이용한다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 ... onverter, Boost converter을 구성하고 SMPS의 동작 원리에맞게 출력되는지 확인해보도록 한다.2. 실험 결과2-4-1 PWM 제어회로예비보고서에 작성한 것과 같이 위 설계도 ... 와 같이 회로도를 구성하였다. 각주에 표시된 것과 같이 회로도의 1번 저항은 5.08kΩ, 2번은 9.94Ω, 3번은 1.28kΩ 값의 저항으로 실험을 진행하였다. 실험은 출력전압이 0~10V로 12.5kHz로 스위칭하는 동작을 목표로 하였다.
    리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18
    다운로드 장바구니
  • 자료 표지
    [A+]아날로그및디지털회로설계실습 5장 결과보고서
    amplifier) 를 이용한 적분기 구조의 Relaxation 타입 전압제어 발진기를 실습한다. 이 발진기는 적분회로에 인가 되 는 입력 전압의 크기에 따라서 출력전압이 일정한 값 ... 에 도달하는 시간이 변하는 것을 이용하여 출력 주파수를 제어하는 구조이다. 회로는 OP amp를 이용한 적분기와 스위치 역할을 하는 BJT 그리고 비교기 로 사용될 슈미트회로 ... 로 구성된다. 본 실험에서 그림 3의 적분회로를 응용한 전압제어 발진기 회로를 구성하여 제어 전압 Vc를 0.5V단위로 하여 0.5V부터 4.5V까지 변화시키며 Oscilloscope
    리포트 | 7페이지 | 1,000원 | 등록일 2024.02.18
    다운로드 장바구니
  • 자료 표지
    [A+]아날로그및디지털회로설계실습 8장 결과보고서
    (A) RS 래치 그림 11-1은 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, RS 래치라고 불리는 기본 기억소자장치이다.입력 R이 1일 때 ... 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하 게 된다. 위와 같이 두 개의 NOR 게이트로 이루어진 회로를 RS 래치라 부른다.(B) RS 래치의 타이밍 특성 출력 Q는 동시 ... 이 edgetriggered 플립플롭이다. Edge-triggered 플립플롭들은 게이트 상호 간의 작은 시간딜레이(delay) 차이를 이용하거나 다소 복잡한 회로를 구성하여 클록 신호가 바뀌는 동안
    리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서
    도 ‘0’ 또는 ‘1’ 만을 가질 수 있다. 조합논리회로는 입력의 조합에 따라서 출력이 결정되는 회로이다. 조합논리회로를 설계하려면 설계하려는 회로의 기능을 입력과 출력 ... 으로 간략화 된 기능을 소자를 사용하여 구현한다. 간단한 기능을 갖는 회로를 예로 들어 설계과정을 살펴보자.입력: A, B, C출력: Y기능: A, B, C가 모두 ‘1’일 때 출력
    리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    중앙대학교 아날로그및디지털회로설계실습 설계실습 4. 신호 발생기 A+ 예비보고서
    게, 대신호에서는 1보다 작거나 1에 근사한 값을 가지게 함으로써 신호 문제를 해결할 수 있다. 그림 7-3 Wien Bridge의 자동 이득 조정회로에서 에 다이오드를 달아 발생
    리포트 | 7페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.18
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전기회로설계실습 설계실습 5. Oscilloscope와 Function Generator 사용법 A+ 결과보고서
    리포트 | 5페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.18
    다운로드 장바구니
  • 자료 표지
    [A+]아날로그및디지털회로설계실습 11장 결과보고서
    며 이것을 ‘분주회로’의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가 ... 하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.반면 동기 카운터는, 모든 FF가 동일한 clk 신호를 공유한다. 하나의 clk signal을 공유하기 때 문에 앞선 비동기 ... 이 전단의 Q 출력값을 AND한 결과값을 J와 K입력으로 대입한다. 이렇게 되면 각 stage의 결과값 을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가 하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.
    리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    (A+)중앙대학교 전기회로설계실습 결과보고서 설계실습 6. 계측 장비 및 교류전원의 접지 상태의 측정 방법 설계
    와 Function Generator의 내부 연결 상태와 입력저항을 유추하는 방법을 설계하고 이를 이용하여 계측 장비의 정확한 사용법을 익힌다.2. 설계실습 결과2.2(a) 실습 5 ... Oscilloscope와 DMM의 측정값 변화를 관찰하였다. DMM을 이용하여 AC와 DC 신호를 측정하였다. INVERT 기능을 통해 출력 파형의 변화를 관찰하였다. 저항 연결 회로를 구성 ... , Oscilloscope1. 서론실습 5에서 익힌 Oscilloscope 조작법에 더하여 INVERT, MATH 기능을 활용한다. Function Generator로부터의 출력전압
    리포트 | 9페이지 | 1,000원 | 등록일 2023.09.09
    다운로드 장바구니
  • 자료 표지
    [A+][예비보고서] 중앙대 전자회로설계실습 6. Common Emitter Amplifier 설계
    설계실습 6. Common Emitter Amplifier 설계3. 설계실습계획서3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계위 회로 ... 하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 증폭기를 설계하려한다.Early effect를 무시하고 이론부의 overall voltage ... 한 다면 ro를 무시할 수 있기 때문에 RL에서 바라본 회로의 출력저항은 Rc이다. 따라서 RL = Rc 일 때 부하저항에 최대전력이 전달된다.Rc = 5 kΩgm을 구하라.Rin
    리포트 | 6페이지 | 1,000원 | 등록일 2022.04.08
    다운로드 장바구니
  • 자료 표지
    10. Oscillator 설계 예비보고서 - [2021년도 전자회로설계실습 A+ 자료]
    예비보고서설계실습10.Oscillator 설계학과 :담당 교수님 :제출일 : 2021. 00. 00. (월)조 : 0조학번 / 이름 : 2000000 / 성명1. 목적OP-Amp ... 를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 ... 키트 : 1개저항 (1kΩ, 1/2W) : 4개가변저항 (5kΩ, 1/2W) : 2개세라믹 커패시터 (0.47 uF) : 1개3. 설계실습 계획서3.1 OrCAD PSPICE
    리포트 | 7페이지 | 1,000원 | 등록일 2022.03.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그 및 디지털 회로 설계 실습 결과보고서4 신호발생기
    아날로그 및 디지털 회로 설계 실습-실습 4 결과보고서-신호발생기학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :. 설계실습 내용 및 분석설계한 Wien bridge ... 를 다른방향으로 병렬 연결한 후 파형을 확인하였다. 그 결과 왜곡이 적어진 파형을 확인할 수 있었다.설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양 ... 문항에서 계획한 회로는 다음과같다.계획한 회로에서는 저항을 feedback단에 저항을 한 개만 부착하였으나 실제 회로설계시에는 저항을 두 개를 부착하여 구성하였다. 이번 실험
    리포트 | 10페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+]중앙대학교 마이크로프로세서 응용회로설계실습 led 실습 결과보고서
    마이크로프로세서응용회로설계실습4주차 결과보고서소속공과대학 전자전기공학부담당교수강의시간학 번성 명교재 ‘그림 25’ 회로도를 참고하여 LED를 ON시키기 위해서 Register ... 일 동안 반복된다. 그렇다면 register에 가는 값은 i=1,2,3,...일 때 각각 1000_0000, 1100_0000, 1110_0000,...이 될 것이다. 이 실습
    리포트 | 3페이지 | 1,000원 | 등록일 2023.03.27 | 수정일 2023.04.04
    다운로드 장바구니
  • 자료 표지
    아날로그 및 디지털회로설계실습 7주차 논리함수와 게이트 과제
    아날로그 및 디지털 회로설계실습 과제7. 논리함수와 게이트NAND 게이트 소자만을 이용하여 XOR게이트의 등가회로를 구성하시오XOR 게이트의 진리표는 다음과 같 ... 하다.이에 따라 XOR 게이트를 NAND게이트만으로 표현한다면다음과 같다.42 인코더를 설계하시오인코더의 진리표는 다음과 같다.입력4입력3입력2입력1출력2출력100*************010100011이를 회로도로 나타내면다음과 같다.
    리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    아날로그 및 디지털회로설계실습 8 래치와 플립플롭 예비 리포트
    설계실습 8. 래치와 플립플롭요약: 이번 보고서를 통해 RS latch에 대해 학습했다. Latch의 진리표를 기반으로 Q와 Q의 보수의 이전상태의 영향을 받는 RS latch ... 의 진리표를 작성하고 상태도로 나타냈다.서론: 순차식 논리회로의 기본소자인 래치에 대해 알아보고 그 중 RS latch의 진리표와 상태도를 학습했다.실험결과:RS 래치의 특성 분석
    리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 4주차 인하대
    키나 각 부분에서 어떤 명령어를 입력하고 어떤 painting을 해야 하는지도 확실히 더 익숙해졌고 좀 더 복잡한 회로들을 layout 하다 보면 실력이 더 향상 될 것으로 기대된다.디지털집적회로설계 실습 4주차 과제 ... 이 아닌 2:2로 되어있다. 우선 CMOS 회로에서 load capacitor가 충전되고 방전되는 시간이 같아야 하므로 NMOS와 PMOS의 저항이 동일해야 한다. 이를 식으로 표현 ... , NAND GATE의 출력을 Inverter의 입력으로 받아 결과를 반전시키면 된다.그림4는 Inverter의 Layout으로 3주차 실습에서 이미 layout을 했다.앞서
    리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 예비보고서12 Stopwatch 설계
    아날로그및디지털회로설계실습 05분반 14주차 예비보고서설계실습 12. Stopwatch 설계12-3
    리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] 전자회로설계실습 Common Emitter Amplifier 설계 예비보고서
    리포트 | 8페이지 | 1,500원 | 등록일 2022.04.03
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 2주차 인하대
    하는 것이기 때문에 아직은 생소하게 느껴지지만 많은 연습을 수반한다면 금방 익숙해 질 수 있을 것 같다.디지털집적회로설계 실습 2주차 과제 ... 와 inverter는 앞서 작성한 실습 코드를 바탕으로 In, output을 설정했다. Inverter의 출력이 곧 AND gate의 출력이 되므로 inverter의 출력을 Out2
    리포트 | 7페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 9주차 인하대
    하는 부분 까지는 이전 실습에서 구현했던 방식과 동일하다. Input signal은 inA의 변화 (1->0, 0->1)와 output의 변화에 따른 delay를 측정하는 것이 목표이 ... ratio를 최적화 값으로 정한다.그림7은 위의 코드로 구한 최적화된 P/N ratio이다. Transistor level에서 NAND gate를 설계하여 P/N ratio를 구해보면 일 ... 다. Transistor level에서 XOR gate를 설계하여 P/N ratio를 구해보면 일 때 2:1의 비율(=2)이 나온다. 직접 구한 P/N ratio는 2.5533으로 대략 2
    리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대 전자회로설계실습 8. MOSFET Current Mirror 설계 (예비보고서)
    1. 목적N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror와 Cascode Current Mirror를 설계 및
    리포트 | 5페이지 | 1,000원 | 등록일 2022.03.27
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 08일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:07 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기