"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 281-300 / 4,949건

중앙대 전기회로설계실습 4. Thevenin 등가회로 설계 예비보고서

1. 목적: Thevenin 등가회로를 설계, 제작, 측청하여 원본 회로 및 이론값과 비교한다.2. 준비물2.1 기본 장비 및 선Function generator: 1대DC

리포트 | 3페이지 | 1,000원 | 등록일 2024.06.27 | 수정일 2024.09.10

다운로드 장바구니
전기회로설계실습 7. RC회로의 시정수 측정회로 및 방법설계

설계실습 7. RC회로의 시정수 측정회로 및 방법설계목적 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.준비물*기본 장비 및 선Function ... throw) 2개설계실습 계획서3.1DMM의 내부 저항을 , DMM에서 측정되는 전압을 이라고 할 때, 이므로 이 된다. 이를 통해 DMM의 내부 저항을 측정할 수 있다.3.2 아래 ... 와 같이 회로를 구성한다. 스위치를 왼쪽으로 연결했을 때 충전 상태이며, 오른쪽으로 연결했을 때 방전 상태에 해당한다. 방전 시 초기전압의 36.8%까지 걸리는 시간이 곧 RC time

리포트 | 2페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
판매자 표지

전기회로설계 및 실습_설계 실습7. RC회로의 시정수 측정회로 및 방법 설계_결과보고서

요약 : 이번 실험을 통해 저항과 커패시터가 연결된 RC회로에서 시정수를 측정하는 방법을 설계하고 직접 측정한다. 또한 RC회로에서 시정수의 이론값을 구하여 실제 측정한 값 ... 의 63.2%에 달할 때까지의 시간을 의미한다. 이것은 응답의 속도를 표현하는 방법이고 시정수의 비교를 통해 속도를 예측할 수 있다.2. 설계실습 결과4.1 출력전압이 5V가 되도록 조정하고 22MΩ저항을 연결하고 전압을 측정하면 1.56V가 나온다.

리포트 | 5페이지 | 1,000원 | 등록일 2024.09.03 | 수정일 2024.09.10

다운로드 장바구니
[전기회로설계실습 결과보고서] 분압기(Voltage Divider)의 설계

설계실습 3. 분압기(Voltage Divider)의 설계요약: 부하효과를 고려하지 않는 회로를 우선적으로 설계했다. 분압기의 출력 부분 양단의 걸리는 전압을 측정하면 2.994 ... 까지 해온 설계실습에서 우리가 공통적으로 배웠던 핵심 내용 중에 하나는 회로를 설계할 때 이론적 값이 아닌 발생할 수 있는 여러 오차를 고려해 소비자의 니즈(needs)를 만족 ... 시켜야 한다는 것이다. 특히 설계실습 2에서는 부하효과(Loading effect)에 대해서 실질적으로 분석할 수 있었으며 이는 회로설계의 출발점이 될 만큼 중요한 이론이며 엔지니어

리포트 | 7페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 9. 4-bit Adder 회로 설계 A+ 예비보고서

9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물* 부품저항 330, 1/2W, 5% : 10개

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
[A+]설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계 결과보고서 중앙대 전기회로설계실습

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계요약: RLC 소자를 이용하여 Band Pass Filter와 Band Stop Filter를 설계 ... 하고, 공진 주파수와 half power frequency 를 구한다.1. 설계실습 결과 및 분석공진 회로 설계에 사용할LC 소자의 측정 결과이다.소자DMM 측정 화면측정 값인덕터 L ... 저항 성분커패시터 C4.1 RLC 직렬회로의 주파수 응답Band Pass Filter를 구현하기 위하여 RLC를 직렬연결한다.Quality Factor Q = 1가변저항을 으로 조정

리포트 | 18페이지 | 1,000원 | 등록일 2021.09.12

다운로드 장바구니
판매자 표지

중앙대학교 전자회로설계실습 예비3. Voltage Regulatior 설계 A+

를 결정하고 C의 크기를 설계한다. 이때 diode의 저항은 0.7 KΩ으로 가정한다. 이론부와 교과서(Sedra)를 참조한다. 설계에 사용된 수식, 과정을 상세히 기술한다.위 회로 ... (A) 설계: 아래 그림 6-1에서 5KΩ의 부하(RL)에 걸리는 직류전압의 최대치 (Vp)가 4.4 V이며, ripple (Vr)이 0.9 V이하가 되도록 교류입력전원의 크기 ... 는 브리지 방식 정류회로에 캐패시터(준비물에 C의 크기 :   )와 저항이 연결된 회로이다. 이때 교류입력전원의 크기( )를 결정하기 위해 Vp, 과 을 활용하여 식으로 나타내면 다음과 같다.

리포트 | 2페이지 | 1,000원 | 등록일 2024.11.13

다운로드 장바구니
중앙대학교 전기회로설계실습 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계 A+ 예비보고서

( ):±          ×   ×  이다. 단위는 rad/s이다.대역폭은 (1.62-0.62)X = [rad/s]이다.설계한 회로는 다음과 같다.전달함수의 크기와 위상차를 주파수 ... 3. 실험계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandpass ... filter를 설계하라. 또 Q-factor가 10인 bandpass filter를 설계하라. 그 결과를 이용하여 각각 전달함수의 크기와 위상차를 주파수의 함수로 EXCEL을 사용

리포트 | 7페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니
판매자 표지

A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 7. RC회로의 시정수 측정회로 및 방법설계

전기회로설계실습(7번 실습- 결과보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 7. RC회로의 시정수 측정회로 및 방법설계요약 : 먼저 DMM의 내부저항을 측정하여 10 ... 를 띈다는 것을 확인하였다.1. 서론RC회로의 시정수를 측정하는 회로와 방법을 설계한다. 또한 다른 전압들에 대한 이해를 하면서 RC회로를 이해하고 오실로스코프의 사용방법을 더욱 익힌다 ... . 커패시터를 이용한 본격적인 첫 측정이므로 잘 이해하는 것이 중요하다.2. 설계실습 내용 및 절차4.1 출력전압이 5 V가 되도록 DC Power Supply를 정확히 조정한 후

리포트 | 7페이지 | 1,000원 | 등록일 2023.09.04

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 8_MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계3. 설계실습 계획서3.1 단일 Current Mirror 설계그림1의 회로와 같이 Current Source에서 , 로 ... 은 줄어들어도 상관없다.(D) ==10mA인 전류원을 ORCAD로 설계하여 회로도를 제출한다. (=500Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하고, 시뮬레이션 값 ... 한다면, 를 어떻게 구할 것인지 설명하라.의 값을 최댓값 이하인 범위에서 변화시켜가며 , 를 구하여 식으로 구한다.3.2 Cascode Current Mirror 설계(A) 그림2의 회로

리포트 | 4페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 6_Common Emitter Amplifier 설계

설계실습 6. Common Emitter Amplifier 설계3. 설계실습 계획서$$ 3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계위 ... 하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 반올림하여 유효숫자 ... 회로와 같이 emitter 저항을 사용한 Common Emitter Amplifier에서 , , 인 경우, 인 BJT를 사용하여 이 kΩ 단위이고 amplifier gain()이

리포트 | 6페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
아날로그및디지털회로설계실습 예비보고서11 카운터설계

아날로그 및 디지털 회로설계 실습예비보고서(설계실습 11. 카운터 설계)11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용 ... 하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-3. 설계실습 계획서11-3-1 4진 비동기 카운터이론부 ... / 보라색 – Q1 / 갈색- Q211-3-2 8진 비동기 카운터 설계8진 비동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때

리포트 | 5페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 2. Switching Mode Power Supply (SMPS) A+

2-3-1 PWM칩(UC3845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오. - 출력전압 : 0 V ~ 10 V (peak to peak) - 스위칭 주파수 f

리포트 | 3페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 예비 리포트

설계실습 10. 조합논리 회로의 예(7-segmemt/Decoder 회로 설계)요약: 이번 보고서에서는 조합논리회로를 학습했다. 7-segment/Decoder 진리표를 완성 ... 했으며 진리표를 통해 Karnaugh과 간소화 된 형태의 불리언 식을 구했다. 그 후에 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계했다.서론: 7-s ... 을 구해 7-segment/Decoder회로를 설계하는 실험을 했다.실험결과:7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[예비] 설계실습 9. 피드백 증폭기 (Feedback Amplifier) (중앙대/전자회로설계실습)

-Series 구조의 피드백 증폭기를 설계하고 실험한다. 2. 준비물 및 유의사항Function Generator Oscilloscope(2channel) 1대DC Power Supply ... haracteristic curve를 비교하고 분석하라.(a)와 (b)는 서로 다른 입력저항과 부하저항을 사용한 회로지만, (a)와 (b)의 characteristic curve 의 결과는 같 ... 다. 입력임피던스를 크게 출력임피던스를 작게 만들기 위해 Series-Shunt 구조의 피드백 기법을 사용한 회로이므로, 입력저항과 부하저항의 값은 입출력 이득의 값에 영향을 미치지 않고 이득은 일정하게 유지된다는 것을 알 수 있다.

리포트 | 10페이지 | 1,000원 | 등록일 2021.03.09

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 1.초전형(Pyroelectric) 적외선 센서 A+

리포트 | 2페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
판매자 표지

[예비보고서]중앙대학교전자회로설계실습 10주차 Oscillator 설계

(C) 설계한 Oscillator 의 동작원리를 기술한다. (이론부 참고) Oscillator 는 Positive feedback 회로이다. 회로의 동작원리를 이해하기 위하 ... 설명한대로 v-(= )는 RC 회로를 통해 C harge 와 Discharge 과정이 반복되므로 시정수가 τ=RC 로 주어지는 1 차 RC 회로 특유의 곡선 모양을 갖게 되

리포트 | 8페이지 | 1,000원 | 등록일 2024.03.24

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 11. 카운터 설계 A+ 예비보고서

11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... upply) : 1대 함수발생기 (Function generator) : 1대 점퍼선 : 다수11-3 설계 실습 계획서11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기 ... chattering 방지 회로에 대하여 학습한다.* 사용장비 오실로스코프(Oscilloscope) : 1대 브레드보드(Breadboard) : 1개 파워서플라이(Power s

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니
중앙대학교 전기회로설계실습 설계실습 4. Thevenin등가회로 설계 A+ 예비보고서

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서12

아날로그 및 디지털 회로설계실습(실습12 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 12. Stopwatch 설계 (동기순서 논리회로)실습날짜2021 ... , 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 실습 준비물부품 ... 서플라이 (Power supply)1 대점퍼선다수3. 설계 실습 계획서3.1 설계 실습 방법에 나온 Stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4에 필요한 회로 결선

리포트 | 5페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기