"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 361-380 / 2,047건

연세대학교 2008년 디지털 논리회로 토카안/김홍식/테오벵진 교수님 프로젝트(플립플롭을 사용한 스톱워치 설계)

개의 숫자결과가 출력된다(XX.XX초). 이를 설계하기 위해서는 스톱워치의 숫자결과당 하나의 카운터, 즉 네 개의 카운터가 필요하다. 그리고, 하나의 카운터는 각각 4개의 플립플롭 ... 으로 구성되어 있다. 플립플롭은 우리가 알고 있는 4가지를(SR FF, JK FF, D FF, T FF) 간단하게 함수로 만들어 스톱워치를 만드는 데에 사용하게 된다. 이렇게 만들어진 스톱워치는 start 와 reset 값이 주어진 시나리오를 통하여 테스트 받게 된다.

리포트 | 10페이지 | 2,000원 | 등록일 2011.12.18

다운로드 장바구니
[VLSI 설계] 매직으로 만든 D 플립플롭

컴퓨터 공학과199921290류단비VLSI 설계박태근 교수님D flip-flopD 플립플롭은 SR플립플롭의 S와 R입력을 인버터로 연결하고, D라는 기호를 붙인 것으로, D입력 ... 이 low 일 때 플립 플롭은 저장 상태에 있고 D 입력이 변화하더라도 플립플롭의 상태는 변하지 않는다. 클럭이 high로 가게 되면 플립플롭은 클럭이 low에서 high로 올라가 ... 는 순간에 D입력에 있던 논리값으로 저장된다. 그러한 플립플롭을 edge - trigger 형이라고 부른다.이 D flip-flop은 다음과 같은 Diagram과 Truth

리포트 | 3페이지 | 1,000원 | 등록일 2003.06.20

다운로드 장바구니
플립플롭 및 래치

지금까지의 실험과는 달리 실험을 매우 힘들게 했다. 나름대로 생각해낸 원인은 다음과 같다. 실험을 완전히 이해하지 못했다. 실험절차를 이해하지 못했다기보다는 실험을 왜! 그렇게 하는지그 이유를 이해하지 못했었다. 지금도 완전히 이해했다고는 말할 수 없지만 어느 정도..

리포트 | 4페이지 | 무료 | 등록일 1999.10.28

다운로드 장바구니
[verilog] D,T,SR,JK 플립플롭,카운터,Johnson Counter,shift register 구현

① D, SR, JK, T 플립플롭 CodingD플립플롭 -입력값이 그대로 출력값으로 나오는 특징을 지님module D_FF(q,q_bar,clk,d ... begin d=1`b0; clk=1; // 플립플롭의 동작을 명확히 하기 위해

리포트 | 32페이지 | 3,500원 | 등록일 2007.12.06

다운로드 장바구니
[전기전자] 플립플롭에 관한 VHDL 코딩

코딩을 상세히 주석까지 달아서 올립니다.필요하시면 웨이브폼도 곁들여서

리포트 | 2페이지 | 1,000원 | 등록일 2003.01.12

다운로드 장바구니
[논리회로] 플립플롭(Flip-Flop)

1. 실험 목적(1) NAND 게이트를 사용하여 S-R 플립플롭을 만든다.(2) JK 주종 플립플롭의 동작을 실험으로 확인한다.(3) JK 주종 플립플롭을 사용하여 쉬프트 ... 레지스터를 구현하고 동작을 확인한다.2. 이론- 플립플롭(flipflop)플립플롭은 출력으로 1과 0의 두 가지 값을 갖는다. TTL 회로에서 1은 +5Vdc, 0은 0Vdc에 해당 ... 한다. 0과 1의 전압 값은 경우에 따라 다를 수도 있지만 중요한 점은 플립플롭의 출력은 단지 두 가지의 전압 값을 가진다는 점이다. 이렇게 0이나 1의 두 가지 안정된 상태를 갖

리포트 | 6페이지 | 1,000원 | 등록일 2002.11.24

다운로드 장바구니
[전기전자실험] 플립플롭, 래치 실험

I. 플립플롭 및 래치1. 목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류(D타입, T타입, RS타입, JK 타입)에 대한 기능의 차이를 알아보고 동작조건을 확인 ... (metastability)가 발생하는 대단히 위험한 결과를 초래하게 된다.기본적인 기억소자는 크게 두 집단, 곧 래치와 플립플롭으로 나눌 수 있다. 기억소자의 출력이 이렵의 qs ... 가 enab하여, 플립플롭은 오로지 클럭신호에 따라서만 그 출력이 바뀐다. 플립플롭에는 positive edge-triggered, negative edge-triggered, 그리고

리포트 | 9페이지 | 1,000원 | 등록일 2002.10.29

다운로드 장바구니
논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

5.래치와 플립플롭(Latcj & Flip- flop)실험 1.예비과제 1에서 구한 R-S latch를 구성한 후 출력을 측정하라.《 R-S Latch의 회로 구성도 》《 R-S ... -K플립플롭을 통하여, J-K 플립플롭이 Latch의 이러한 부분을 보완하여 만들었음을알 수 있게되었다.《R-S F/F의 회로 구성》SRQ00Latch01010111 ... /F 대한 개념 이해J-K F/F 역시 클럭화된 R-S F/F을 변형한 F/F이다. 입력 J와 K는 각각 입력 S와 R과 마찬가지로 플립플롭을 세트하고 클리어시킨다. 그러나 R-S

리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

다운로드 장바구니
[전자공학] 플립플롭 실험자료

블록도■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수있는 상태[ 그림 ] 플립 ... 플롭의 상태■ 래치나 플립플롭은 정상 출력 와 부정 출력를 가지고 있다.■ 두 가지 안정 상태라고 하는 것은 Q = 1, = 0 인 상태와 Q = 0, = 1인 상태를 말 ... 회로를 비교하는 것이다. NAND로 구성된 주-종 JK 플립플롭과 7476 JK 플립플롭이 바로 그것이다.실험결과는 조금 벗어난 듯 하다. 우선 두 결과 그림이 서로 다르고 결과

리포트 | 9페이지 | 1,000원 | 등록일 2001.11.04

다운로드 장바구니
[디지털 공학] 플립플롭과 래치의 차이점과 vhdl로 구현

상태를 유지함.동기식 S-R latch와 특성표동기식 S-R 래치의 특성표와 기호(3) D 래치와 D 플립플롭 인버터를 이용해서 S-R 래치의 S 입력이 반전된 것을 R 입력

리포트 | 20페이지 | 1,500원 | 등록일 2004.05.31 | 수정일 2013.11.22

다운로드 장바구니
연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (예비보고서)

1. 목적 다양한 종류의 플립플롭에 대한 동작원리를 이해하고, 이를 바탕으로 카운터를 설계하여 검증한다. 2. 개요 ... ① 플립플롭의 동작원리 이해 ② 플립플롭을 이용한 쉬프트 레지스터의 동작원리 이해 ③ 다양한 종류의 카운터 동작원리 이해 ④ 플립플롭 및 카운터에 대한 verilog ... 시뮬레이션 수행 ① Master/Slave J-K 플립플롭을 verilog HDL 코드로 표현하시오.Master/Slave J-K 플립플롭에 대한 verilog HDL 코드

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (결과보고서)

① 실험을 통해 작성한 테이블과 파형을 참고하여 JK Master / Slave 플립플롭, 4비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up / down ... preset 카운터의 동작을 설명하시오. 실험을 하면서 작성된 테이블과 파형이 존재하지 않아 실험한 것을 토대로 결론을 내려보면 먼저 JK Master / Slave 플립플롭은 J-K ... 플립플롭이 Toggle모드에 있을 때 J나 K 중 한 입력이 0이 되지 않는 한 출력이 계속 Toggle되는 문제를 개선한 것이었다. 실제로 Master / Slave 플립플롭

리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
[회로실험] [회로실험]기본장비와 PSPICE를 이용한 플립플롭설계

flip flop 이 clock이 0에서 1로 변하는 시점에 맞추어(동기되어) 출력 값이 변하도록 만들어 졌다면 이 flip-flop 은 상승 모서리 트리거 방식 플립플롭 ... 이 그대로 출력 Q로 전달됨을 알 수 있다.상승 모서리 트리거 방식 D 플립플롭 = 5 \* GB3 ⑤ T Flip Flop펄스가 입력되면 현재와 반대의 상태로 바뀌게 하는 토글

리포트 | 12페이지 | 1,000원 | 등록일 2005.06.30

다운로드 장바구니
[디지털] 플립플롭(flip-flop) 종류

플립플롭(flip-flop)이란? 플립플롭(flip-flop)은 1개의 bit 정보를 기억할 수 있는 기억 회로이다. 플립플롭(flip-flop)은 외부에서 입력을 가하지 않 ... 는 한 원래의 상태를 유지한다. 플립플롭(flip-flop)의 출력정보는 2가지인데 서로 보수 관계이다. (Q=1이면 =0, Q=0이면 =1) 플립플롭(flip-flop)은 정보 ... 의 저장 또는 기억회로, 계수 회로 및 데이터 전송회로 등에 많이 사용된다.물론 이 Flip-Flop은 기본적인 논리 Gate를 조합함으로써 만들어진다.플립플롭(flip-flop

리포트 | 6페이지 | 1,000원 | 등록일 2002.04.08

다운로드 장바구니
[전기전자]전기전자 모터 구동회로-H회로,카운터 플립플롭

1. 실험 목적각 소자(저항, 콘덴서, 다이오드, 트랜지스터, 직접회로)의 특성을 파악하고, 회 로의 구동 원리를 이해하여, 회로를 구현해본다.2. 관련 이론기본 소자가. 저항1) 저항저항이란 전류의 흐름을 억제하는(흐름을 곤란하게 하는) 기능을 가지 고 있다.회로도의..

리포트 | 15페이지 | 1,500원 | 등록일 2006.01.07

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 7장(래치, 플립플롭, 시프트 레지스터) 예비보고서

디지털 회로 실험(7장 예비보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :3예 비 보 고 서< 실험 7 : 래치, 플립플롭, 시프트 레지스터 >1. 목적1) 각종 ... 래치의 동작 원리를 이해한다.2) 각종 플립플롭의 동작 원리를 이해한다.3) 시프트 레지스터의 동작 원리를 이해한다.4) 기본 논리 소자를 이용하여 래치를 구현하고 동작을 확인 ... 한다.5) D플립플롭 TTL을 사용하여 동작을 확인한다.6) D플립플롭 TTL을 사용하여 시프트 레지스터를 구성하고 동작을 확인한다.7) 전원공급기, 오실로스코프, 그리고 로직프로브

리포트 | 10페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
D 및 JK 플립플롭

목 적 : D, T, JK 및 마스터-슬레이브 플립플롭의 동작 원리를 살펴보고 측정을 통하여 그 특성을 확인한다.

리포트 | 8페이지 | 무료 | 등록일 1999.10.15

다운로드 장바구니
논리회로 실험(인코더, Latch & Flip Flop논리회로),래치와 플립플롭, 만점 결과레포트

실험 2. 7 segment 표시기를 갖는 BCD 카운터위 실험은 7490이라는 Decade Counter를 이용하여 7 Segment를 구동시키는 것이다. 7490에 Input단에 일정한 Signal(여기서는 Function Generator을 이용하였다.)을 주면 ..

리포트 | 16페이지 | 2,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로] RS 및 D 플립플롭(Filp Flop)

{{{{{제목:{{제출일:교수명:학 과:실험조:학 번:이 름:{{실험 8RS 및 D 플립플롭(Filp Flop)1. RS 플립플롭2개의 출력 Q, , 2개의 입력 Set ... , Reset를 갖고 한 게이트의 출력에서 다른 게이트의 입력으로 쌍으로 된 교차 접속선이 피드백 통로를 형성하고 있는 것을 RS 플립플롭 또는 RS 래치(latch)라고 부른다. NOR ... 게이트로 구성된 RS 플립플롭은 [그림 8-1]과 같으며, 진리표는 과 같다.{{Tn에서의 입력Tn+1에서의 출력상 태RSQn+1n+100Qnn이전 상태 유지0110Set1001

리포트 | 18페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
[디지털공학] 디지털공학실험-4(플립플롭)

예비보고서 4장플립 플롭플립플롭은 항상 상반되는 상태인 두가지의 출력 Q 와 Q'를 가지는 디지털 회로이다. 만약 Q가 1이면 Q'는 0이며, 이때 플립플롭은 셋(set), 온 ... (on), 프리셋(preset) 되었다고한다. 만약 Q가 0이면 Q'는 1이 되며, 이때 플립플롭은 리셋(reset), 오프(off), 클리어(clear) 되었다고 한다. 플립플롭 ... 은 몇가지 종류가 있으며, 제어 입력은 각 종류에 따라서 변한다. 플립플롭 입력의 논리 레벨은 각 종류의 플립플롭의 진리표에 따라서 출력 상태 Q 와 Q'를 결정할 것이다.플립플롭

리포트 | 3페이지 | 1,000원 | 등록일 2002.11.20

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기