연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (결과보고서)

소개글

연세대학교 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 결과보고서 입니다.

목차

※ 실험에 사용된 verilog code

① 실험을 통해 작성한 테이블과 파형을 참고하여 JK Master / Slave 플립플롭, 4비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up / down preset 카운터의 동작을 설명하시오.

② D 플립플롭의 Setup time, Hold time에 대해서 설명하시오.

③ 플립플롭의 용도에 대해 알아보시오.

▶▶ 실험 토의

본문내용

① 실험을 통해 작성한 테이블과 파형을 참고하여 JK Master / Slave 플립플롭, 4비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up / down preset 카운터의 동작을 설명하시오.
실험을 하면서 작성된 테이블과 파형이 존재하지 않아 실험한 것을 토대로 결론을 내려보면 먼저 JK Master / Slave 플립플롭은 J-K 플립플롭이 Toggle모드에 있을 때 J나 K 중 한 입력이 0이 되지 않는 한 출력이 계속 Toggle되는 문제를 개선한 것이었다. 실제로 Master / Slave 플립플롭을 구동해 보았을 때 출력이 계속 Toggle 되는 현상이 없어지는 것을 볼 수 있었다. J-K 플립플롭은 계속 Toggle이 되어 두 output(led)가 희미하게 빛이 났으나(계속 toggle이 되므로) Master / Slave 에서는 한쪽 output만 뚜렷하게 빛이 나는 것을 볼 수 있었다. Master / Slave 플립플롭은 S-R latch 두 개를 이어 만든 것으로 P와 ~P가 클록이 1에서 0이 될 때 slave 단계의 입력으로 들어가고 slave 단계의 출력 Q와 ~Q가 입력 J-K에 되먹임 되어도 다음 클럭이 다시 0에서 1이 될 때까지 Master 단계의 S-R 입력으로 들어가지 못하므로 계속해서 Toggle 하는 문제점이 생기지 않는 것을 알 수 있다.
4비트 양방향 쉬프트 레지스터는 앙방향으로 입력과 출력을 하기 위해 Mux를 이용한 것으로 이에 따라 왼쪽에서 오는 입력, 또는 오른쪽에서 오는 입력을 선택적으로 저장할 수 있게 된다. 두 개의 제어 신호 S1과 S2에 따라 Mode가 결정되며 둘 다 0일때는 현재 값을 유지하고(Hold), 한 신호는 0이고 다른 신호는 1일때는 신호에 따라 오른쪽 방향 자리이동, 또는 왼쪽 방향 자리 이동이 된다. 마지막으로 둘 다 1일때는 병렬 로드 기능을 한다. 진리표는 다음과 같다.
S1
S2
Mode
0
0
Hold
0
1
Shift Right
1
0
Shift Left
1
1
Now Allowed

동기식 십진 카운터는 실제 생활에서 쓰는 십진법을 표현한 카운터이고 0에서 9까지의 10개의 상태가 필요하므로 플립플롭이 최소 4개가 필요하다. 클록 펄스 10번째에서는 처음의 상태로 다시 돌아가도록 설계가 되며 진리표를 보면 State가 9에서 0으로 변할 때 첫 번째와 네 번째 플립플롭의 출력만 바꿔주면 다시 0000 상태로 리셋되는 것을 알 수 있다. 진리표는 다음과 같다.

참고 자료

없음