"Logic 연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

plc제어 컴퓨터구조 ALU FPGA 사칙연산 기계공학응용실험 pld 장단점 fpga verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic 연산" 검색결과 301-320 / 1,292건

[방통대 공통학과 1학년 컴퓨터의 이해 공통] 1. 아래의 문제에 대하여 A4 용지 2페이지 내외로 서술하라.

있는 주기억장치(main memory), 산술과 논리 연산 등을 처리하는 연산논리장치(arithmetic and logical unit)와 이들 사이의 데이터 전송을 담당하는 버스

방송통신대 | 11페이지 | 4,500원 | 등록일 2020.03.17

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 10학번이름Professor조교실험 소개실험 목적연산을 이용한 Half-Adder, Full-Adder, 4-bit Full-Adder, Subtractor를 설계해본다 ... 는 2비트만 Output으로 사용하므로 가 된다. 따라서 아래 그림에서 Borrow는 부호를 나타내며, Difference는 A – B – C의 절댓값을 나타내게 된다.Logic

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

컴퓨터와 인터넷 특징 SNS의 장단점 기술

instructed to carry out sequences of arithmetic or logical operations automatically via computer ... programming.컴퓨터는 컴퓨터 프로그래밍을 통해 산술 연산 이나 논리 연산을 자동으로 수행하도록 지시 할 수 있는 장치이다. (위키피디아)컴퓨터는 자료를 입력해서 정해진 순서에 따라

리포트 | 3페이지 | 1,000원 | 등록일 2018.11.13

다운로드 장바구니
디지털 시스템 실험 Simple Computer 1 - Data Path 예비보고서

}의 입력을 통해 8가지의 산술 연산을 수행한다.Arithmetic Circuit은 다음과 같은 회로 구성을 통해 구현할 수 있다.4.1.2 Logic CircuitLogic ... Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라 AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음은 Logic Circuit ... 은 요소들로 구성된다.(1)CPU(Central Processing Unit)CPU는 ALU(Arithmetic/Logic Unit)과 일련의 Resister, Control

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
조합논리 해석 및 설계 논리 게이트

구현된 회로를 조합 논리 회로(Combinational Logic circuit)또는 조합 회로라 하며 이를 그림으로 표현한 것을 논리도 또는 논리회로도라고 부른다.간단한 조합논리 ... Logic어 플러스로 대전한다.물체에 대전한 전하량은 물체의 성질, 마찰의 조건등에 의존하며, 일반적으로 플라스틱 종류나 화학섬유류는 대전하기 쉽고 그 대전량도 많다. 또한 정전기 전 ... 논리는 연합법칙이 성립안한다.(x↓y)↓z ≠ x↓(y↓z)↓ : NOR 논리연산(x↑y)↑z ≠ x↑(y↑z)↑ : NAND 논리연산그 밖에 배타적 OR(Exclusive-OR

리포트 | 24페이지 | 4,000원 | 등록일 2017.12.31

다운로드 장바구니
[기출 2001년~2017년]정보처리기사 필기 정리

1 과목: 데이터베이스[관계대수]*:관계 데이터베이스에 적용할 수 있도록 특별히 개발된 연산자project / join / division / select조건을 만족하는 릴레이션 ... 의 수평적 부분집합으로 구성하며, 연산자의 기호는 그리스 문자 시그마(σ)를 사용하는 관계대수 연산 (relation에 존재하는 튜플 중에서 선택 조건을 만족하는 튜플의 부분집합 ... 을 구하여...)*① 튜플 관계 해석과 도메인 관계 해석이 있다.② 질의에 대한 해를 구하기 위해 수행해야 할 연산의 순서를 명시해야 하는 절차적인 언어이다. 답: X->Y-> (2

시험자료 | 54페이지 | 5,000원 | 등록일 2018.05.18

다운로드 장바구니
판매자 표지

[A+]기계공학실험2 큐블록실험(CUBLOC)

) PLCPLC(Programmable Logic Controller)는 “Process 혹은 Equipment 의 제어를 위한 논리연산, Sequence 제어, 지연, 계산 및 산술 ... ) LADDER LOGIC과 BASIC언어의 장단점7가) LADDER LOGIC 7나) BASIC 언어82) 큐블럭의 예94. 참고문헌12 A회로와 B회로2 소스 형태3 ... Compile 과정3 CB280(좌) & CUBLOC Study Board-14 Ladder Logic(diagram)의 기본 개념도7 BASIC언어의 발전 과정8 퍼지펌 (사용 제품

리포트 | 15페이지 | 1,500원 | 등록일 2016.08.25 | 수정일 2021.04.10

다운로드 장바구니
ADSP대비 요점정리(4과목 데이터 분석中 1장 R 기초와 데이터 마트)

.frame() : 데이터 프레임 형식으로 변환? as.list() : 리스트 형식으로 변환? as.logical() : 논리수로 변환예) as.logical(0.45)TRUE=> as ... .logical에서 0이 아닌 수는 TRUE로 출력? colnames(행렬) : 열 네임 조회? subset(dataframe, select=열이름) : 데이터세트에서 조건에 맞 ... 사이에 Y가 출력됨.④ substr에서 벡터를 대상으로 지정하면 벡터 내의 모든 문자열에 대해 해당 함수가 적용된다.논리연산자논리연산자는 FALSE와 같이 대문자로 표기

시험자료 | 6페이지 | 1,500원 | 등록일 2017.12.18

다운로드 장바구니
PLC 의 배경, 정의 및 구성, 밸브, 공압

Sequence 전자 제어장치의 조건을 발표하고 이러한 조건에 맞는 제어장비를 업체들이 개발하여 판매하기 시작한 것이 계기가 되었다.▷ PLC의 정의PLC(Programmable Logic ... 에 수치 연산 기능을 추가하여 프로그램 제어가 가능하도록 하며 메모리에 있는 프로그램의 시작과 끝을 순환(SCAN)하면서 로직을 수행하면서 자율성이 높은 제어 장치이다.PLC는 초기 ... MANUFACTURING ASSOCIATION)에서 PLC(Programmable Logic Controller)로 명명하고 “디지털 또는 아날로그 입출력 모듈을 통하여 로직

리포트 | 5페이지 | 1,000원 | 등록일 2015.11.25

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Subtractor & Arithmetic Logic Unit

을 더한 것 : 1111 1111 ( -1 )Arithmetic logic unit(ALU, 산술 논리 장치)는 두 숫자의 (덧셈, 뺄셈 등과 같은) 산술 연산과 (AND, OR ... 컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Subtractor & Arithmetic Logic Unit제목 및 목적제목Subtractor & Arithmetic ... Logic Unit목적subtraction을 위하여 2의 보수(2’s complement) 사용을 이해한다. Arithmetic Logic Unit(산술 논리 장치)의 동작원리 및 특성

리포트 | 18페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

다운로드 장바구니
실험 1. Basic Gates 예비보고서

: 김경수 김지승실험 1. Basic Gates1. 실험 목적(1) Logic gate의 원리를 이해한다.(2) 불 대수 방정식(Boolean equation)을 이해한다.(3) 드 ... 드모르간의 법칙(De Morgan's laws)드모르간의 법칙은 수학이나 논리학에서 집합의 공통 부분과 집합의 모든 부분 그리고 여집합 연산간의 관계를 기술하여 정리한 것이다. 여기 ... 서 집합의 공통 부분은 논리곱 집합의 모든 부분은 논리합 그리고 여집합은 부정(NOT)으로서 논리 논리연산에 적용시킬 수 있다. AND 연산자를 논리곱으로 그리고 OR 연산자를 논리합

리포트 | 12페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
컴퓨터 구조(직접 작성한 A+자료입니다.)

, Central Processing unit) 중앙처리장치 연산장치 (ALU, Arithmetic logical Unit) 제어장치 (CU, Control Unit) 주변장치 ... Unit) 컴퓨터 시스템의 두뇌역할 - 제어장치 (CU, Control Unit) - 연산장치 (ALU, Arithmetic Logical Unit) 산술 , 관계 , 논리 연산

리포트 | 30페이지 | 1,000원 | 등록일 2017.03.29

다운로드 장바구니
05-논리회로설계실험-예비보고서

이다.- 하나의 입력을 받아 여러 개의 출력포트 중 하나를 선택하여 출력해주는 회로이다.-(4) ALU- 산술논리연산장치(ALU : Arithmetic Logic Unit)의 핵심 ... 사용)모델링library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity Mux41_KYK isPort ( I : in STD_LOGIC_VECTOR (3 ... downto 0);S : in STD_LOGIC_VECTOR (1 downto 0);Y : out STD_LOGIC);end Mux41_KYK;architecture

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
논리회로설계실습 디코더 엔코더설계 결과보고서

logic에 대해서 이해한다. 이를 통해 (7,4)해밍 엔코더와 디코더의 코드를 작성해 본다. 작성된 소스코드를 테스트 벤치 코드를 작성하여 시뮬레이션을 해보아 해밍 엔코더가 패리티 ... 한 비트에 들어있는 ‘1’의 총 개수가 홀수이면 ‘1’을, 짝수이면 ‘0’의 값을 가진다. 이를 표현하는 방법은 검사하는 위치에 존재하는 각 비트가 가지는 값을 xor 연산하는 것이 ... 4와 같이 기존의 패리티비트가 체크하는 위치의 비트값과 패리티비트 값 자체를 xor 연산으로 묶어 정의한다. 만약 오류비트가 체크했던 위치에 존재하지 않으면 기존의 패리티비트

리포트 | 9페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
2017 경북대학교 전기전자실험 PLC제어 A+보고서

PLC의 정의PLC(Programmable Logic Controller)는 산업 플랜트의 자동제어 및 감시에 사용하는 제어 장치이다. PLC는 입력을 프로그램에 의해 순차 ... 의 제어를 위한 논리연산, Sequence제어, 지연, 계산 및 산술연산 등의 제어동작을 시키기 위해, 제어순서를 일련의 명령어 형식으로 기억하는 메모리를 갖고, 이 메모리의 내용 ... 있는 최신 온라인 디버깅 tool은 흐름을 보여주는 애니메이션을 제공해 diagram의 논리를 이해하고 오류를 디버그 하는 것이 쉽다.3. logic function을 쉽

리포트 | 10페이지 | 1,500원 | 등록일 2017.12.30

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

사용법과 작동 원리를 이해해 본다.예비 이론CPLD, FPGA란?CPLD는 복합 프로그래머블 논리 소자 (Complex Programmable Logic Device ... 는 텍스트, 이미지 쿼리와의 연관성을 연산한다.캐터펄트 v2는 방대한 컴퓨팅 리소스에 접속할 수 있도록 해 FPGA의 가용성도 확장한다. FPGA는 D램, CPU, 네트워크 스위치 등 ... 거짓이라고 한다.AND 게이트AND 게이트는 논리곱(logical conjunction)을 구현한 것으로 게이트의 입력을 A, B, 출력을 C라 하면 C=AᆞB의 논리식을 구현

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
설계과제1 BCD 가산기

하여 선언한 5비트 variable temp_sum에 입력 시켜 준다. 이때 덧셈연산을 수행하기 위한 라이브러리로 ieee.std_logic_unsigned.all을 추가 시켜주었다. 이였다. ... egment 디코더에 대하여 알아본다. 또한 BCD 가산기의 작동 원리에 대하여 알아본다. 이를 바탕으로 8비트 BCD 형태의 2진수를 연산하여 12비트의 BCD 2진수로 표현된 세 자리 ... 표현할 수 없으므로 BCD 표현에서 사용되지 않는다.BCD Adder는 BCD 형태로 표현된 두 이진수를 입력받아 덧셈 연산을 수행 후 그 결과값을 똑같은 BCD 이진수 형태

리포트 | 11페이지 | 5,000원 | 등록일 2018.01.10

다운로드 장바구니
VHDL이란?

가 제공하는 다양한 기능을 고루 갖추고 있다. 예를 들어 함수, 연산자(operater) 등이 여러 가지 다양한 의미를 가지도록 프로그래밍 할 수 있다.3) 하향식(Top-Down ... port가 선언되었다. input은 a,b output은 z이다. 그리고 port type은 IN_STD_LOGIC이다.-Architecture body-여기서 이름(nand ... declaration을 해줘야 한다. 위에서 선언한 Library는 ieee로 설계자는 ieee 라이브러리의 std_logic_1164란 package를 사용하려고 하는 것이다. std

리포트 | 13페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
문헌정보학과 관련된 정보검색입문 요약집

difference), 부정논리(negative logic)예) ‘A NOT B’연산은 A 용어를 포함하는 문헌 중 B 용어를 포함하지 않는 레코드나 문헌을 찾는 경우예) 도서관 NOT ... 이 되어있기 때문에 서지정보시스템과는 달리 검색이 가능하다.10. NOT>AND>OR 순서로 우선검색① NOT:특정 용어가 들어있지 않은 문헌을 검색, 논리차(logical ... 대학도서관→‘도서관’에 관한 문헌 중 ‘대학도서관’에 관한 것은 제외시켜 검색②AND:두 개의 용어를 모두 포함하는 문헌을 검색, 논리적(logical product

시험자료 | 4페이지 | 2,000원 | 등록일 2018.07.28 | 수정일 2020.06.30

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

PreliminaryReport주 제: Lab#04 Combinational_Logic_Design_Ⅰ@ Arithmetic_Logic and Comparator지도교수 : 신 ... Backgrounds for this Lab)가. 2의 보수컴퓨터에서 뺄셈을 인식하는 법은 다음과 같다. 예를 들어 2-2=0과 같은 뺄셈은 2+(-2)=0처럼 덧셈의 연산 ... 으로 바라볼 수 있다. 그러나 이처럼 뺄셈을 덧셈의 연산으로 바라보기 위해서는 음수의 표현이 가능하여야 한다. 허나 컴퓨터에서는 부호의 표시를 하지 않기 때문에 보수를 사용하여 음수

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기