"Logic 연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

plc제어 컴퓨터구조 ALU FPGA 사칙연산 기계공학응용실험 pld 장단점 fpga verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic 연산" 검색결과 341-360 / 1,292건

조합회로 설계 예비보고서

)을 비교하여 크기, 순서, 특성 등에 차이가 있는지 없는지 또 컴퓨터 내의 기억 형태(storage), 산술 연산(arithmetic operation) 등의 정확도도 체크 ... (Demultiplexer)- 디멀티플렉스는 데이터 분배기(data distributor)라고도 불리며, 멀티플렉스와 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력 ... , 구동입력을 가진 디코더에서 구동입력을 입력선으로 하고, 원래의 입력선을 선택신호로 사용하면 DEMUX가 된다.(4) ALU (Arithmetic Logic Unit)- 산술논리

리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
VHDL을 이용한 순차회로 설계

쪽 값을 가지고 있는 bit가 사라진다. ◎ Arithmetic shift 쉬프트 연산시 부호비트를 유지하는 쉬프트이다. 단 왼쪽으로 쉬프트 할 때는 Logical 과 같 ... 도록 하겠다. ◎ Circular shift circular shift는 최상위 혹은 최하위 비트를 버리지 않고 순환하여 최하위 혹은 최상위로 보내는 쉬프트이다. ◎ Logical s ... hift 쉬프트 연산시 최상위 혹은 최하위 비트를 0으로 하는 쉬프트이다. ◎ Arithmetic shift 쉬프트 연산시 부호비트를 유지하는 쉬프트이다. 단 왼쪽으로 쉬프트 할

리포트 | 16페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
논리회로실험 2014 Flip Flop

를 버리 않고 순환하여 최하위 혹은 최상위로 보내는 쉬프트 레지스터이다.b3b2b1b0b0b3b2b1b3b2b1b0b2b1b0b3●Logical Shift쉬프트 연산시 최상위 혹은 ... 우방향으로 쉬프트 할 수 있는 레지스터이다.그림 4 Shift Register그림 5 timing diagram●Circular Shift쉬프트 연산시 최상위 혹은 최하위 비트 ... 최 하위 비트를 ‘0’으로 바꿔준다.b3b2b1b00b3b2b1b3b2b1b0b2b1b00●Arithmetic Shift쉬프트 연산시 부호비트를 유지하면서 쉬프트한다.b3b2b1b

리포트 | 10페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
SK하이닉스 자기소개서

design에서 칩 면적을 고려한 설계를 진행했습니다. Logic design 단계에서는 Verilog를 사용하여 연산 block들을 구성했습니다. Timing 문제가 발생

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
Lab#05 Combinational Logic Design 2

Post-Lab ReportLab#05 Combinational Logic Design 2@ Decoder, Encoder and Mux담당 교수강 상 혁담당 조교실 험 일실 험 ... . Referrence261. Introduction가. Purpose of this labVerilog HDL을 통하여 Combinational Logic Circuit을 설계한다.나 ... 어 산술 논리 연산 장치(ALU)의 경우 수학적인 계산은 조합 논리로 구성하고 처리 순서를 조절하는 데는 순차 논리를 쓰는 식이다.2) DecoderDecoder 는 c

리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
디지털 실험 8장(디코더를 이용한 조합논리) 결과 보고서

하다고 생각하게 되는 계기가 되었다.※추가내용HD74LS139에 관한 자료.조합논리디지털 회로 이론에서 조합 논리(combinational logic)는 현재 입력에 따라 출력이 항상 ... . 예를 들어 산술 논리 연산 장치(ALU)의 경우 수학적인 계산은 조합 논리로 구성하고 처리 순서를 조절하는 데는 순차 논리를 쓰는 식이다.Active-Low(부논리 회로)정논리

리포트 | 9페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
논리회로실험 실험4 예비보고서

: 201220666성 명: 박우진실험 1. Basic Gates1. 실험목적- 실험을 통해 Logic gate의 종류를 숙지하고 Bread board에 적용이 익숙해집니다.- 각각 ... 의 Logic gate가 어떤 역할을 하는지 알 수 있게 됩니다.- 회로로 구성된 복잡한 회로를 Boolean eq를 통해 식으로 적을 수 있게 되고, 드모르간과 같은 법칙을 이용 ... 해 식을 간소화 시킬 수 있게 됩니다.2. 실험에 필요한 이론 조사- Logic 회로 구성 법칙ㆍBoolean equation불 대수로 표현된 식으로 이것은 참(1), 거짓(0

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.09

다운로드 장바구니
디지털논리회로verilog(full adder, 4bit full adder, comparator, 4bit comparator)

adder은 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 이때 입력은 3개( 입력a, 입력b, 자리올림) 이고 출력은 2개(출력s, 자리올림수 출력 ... 000111100010111010S= a(Xor)b(Xor)Cin,x ycin000111100001010111Cout=a*b+a*Cin+b*Cin d이 된다.이를 바탕으로 logic circuit을 구현

리포트 | 6페이지 | 1,000원 | 등록일 2017.01.06

다운로드 장바구니
정보자료분류론

. 논리관계에 의한 방법AND, OR, NOT 의 논리 연산자의 조합 및 용어절단으로 작성.1) AND (논리적 : logical product), 교집합, 2개 이상의 개념을 동시 ... 에만족하는 것.전산시스템에서는 각 개념을 탐색 후 현장에서 논리식 작성에도 있음.(DIALOG 예)∩, ∧, & 등을 사용.2) OR (논리화 : logical Sum) 합집합, 2개 정이다.

시험자료 | 20페이지 | 3,000원 | 등록일 2020.07.07

다운로드 장바구니
[기계공학] 실험 레포트 A+ ; 큐블록 CUBLOC

에 유용하게 사용되는 분야의 접근에 발판을 마련한다.2. 실험 이론? Basic과 Ladder logic을 동시 지원CUBLOC은 보다 복잡한 연산과 그래픽 처리를 할 수 없 ... 었던 Ladder logic과 동시입력 신호에 대한 즉각적인 대응이 가능한 Basic 언어 모두를 만족할 수 있는 산업용 임베디드 컨트롤러이다.< 그림 1 ? Ladder logic ... 과 Basic >? Ladder logicLadder logic의 가장 큰 특징은 모든 회로가 동시에 동작하는 “병렬처리(Parallel)방식”이며 아래의 회로에서 A 회로와 B 회로

시험자료 | 11페이지 | 3,500원 | 등록일 2017.01.23

다운로드 장바구니
PLC

프로그램의 길이가 길어지면 길어질수록 그 프로그램이 복잡해져서 사용자가 사용하기에 불편하다. LD언어는 Relay Logic의 형태와 유사하기 때문에 프로그래밍하기에는 IL언어 ... 보다 친밀성을 가지고 있지만 Logic형태의 구문만으로는 일반 프로그래밍 언어가 가지고 있는 수식구문이나 제어구문을 나타내기에는 부적합하고 기존 프로그래밍 개념에 익숙한 사람들은 그 방식 ... D산의 종류를 표시하는 명령부분과 연산을 하는 입출력 번호를 표시하는 연산자로 나누어진다.장점PLC간 프로그램 언어의 차이가 적어 널리 사용되는 프로그램 언어이다.Relay

리포트 | 9페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니
디지털 시스템 실험 Latch & Flip-Flop 결과보고서

값들로 구성된다. 예를 들어, 4번 째 JK Flip-flop의 경우 J에는 Q2와 Q3의 And 연산 결과가 K에는 logic 1이 들어감을 알 수 있다. ... 째 와 4번 째 JK Flip-flop의 CLK는 Q1으로 3번 째는 Q2로 구성됨을 알 수 있다. 각 Flip-flop의 입력은 logic 1과 각 JK Flip-flop의 출력

리포트 | 4페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
텔레칩스 합격자소서

combinational과 sequential logic을 나눌 수 있었고, 이 조합을 통해 회로를 구성하는 것을 확인했습니다. 그 후, full adder를 베릴로그로 구현 ... 흐름을 통해 연산 과정을 확인했습니다. 그 결과, multi cycle로 인해 hazard가 발생하는 것을 볼 수 있었습니다.셋째, ARM 프로세스를 직접 구현. 구현하는 데

자기소개서 | 4페이지 | 3,000원 | 등록일 2019.04.08

다운로드 장바구니
02 논리회로설계실험 예비보고서

, 각 가산기의 논리회로를 그려본다.2. 예비 이론(1) 반가산기Half adder, 반가산기는 사칙 연산을 수행하는 기본 회로이며, 2진수 한 자리를 나타내는 2개의 수를 입력 ... 하여 합(SUM)과 자리올림 수(Carry)를 구해주는 덧셈 회로로서, 컴퓨터 내부에서 가장 기본적인 계산을 수행하는 회로이다.1bit의 2진수 2개를 연산할 때, 입력 변수의 내용 ... S = A'B + AB' = ABC = AB(2) 동작적 모델링 / 자료 흐름 모델링동작적 모델링자료 흐름 모델링library IEEE;use IEEE.STD_LOGIC_1164

리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

의 동작방법1. S0~S3의 선택에 따라 입력 데이터 A, B, Cin의 연산이 결정된다.2. S3값에 따라 산술연산을 할 것인지 논리연산을 할 것인지 결정하게 된다.3. S0~S2 ... 의 값에 따라 각 연산중에 어떠한 연산을 수행할 것인지를 결정한다.-4bit State(상태) 선택 핀-7 segment 출력1. 7 bit 의 Output 출력으로 7 s ... 에 사용한 8 bit ALU를 사용한다.-4개의 스위치를 이용해 4bit state로 각 연산을 선택한다.-계산에 쓰일 8 bit 입력은 미리 저장되어있는 a,b 쌍을 버튼을 통해 선택

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
판매자 표지

CPU 종류 조사

에 해당한다고 할 수 있다. 실제의 CPU칩엔 실행 부분 뿐만 아니라 캐시 등의 부가 장치가 통합된 경우가 많다.■CPU의 구성산술논리연산장치(ALU:Arithmetic Logic ... 기능을 내장한 칩을 말한다. 컴퓨터 안의 중앙 처리 장치는 외부에서 정보를 입력받고, 기억하고, 컴퓨터 프로그램의 명령어를 해석하여 연산하고, 외부로 출력하는 연할을 한다 ... Unit): 이 장치는 덧셈, 뺄셈과 같은 산술연산과 AND, OR, XOR 등의 논리 연산을 계산하는 CPU의 기본 설계 블록이다. 현대의 컴퓨터가 멀티미디어와 같은 복잡하고 많

리포트 | 4페이지 | 1,000원 | 등록일 2016.04.21

다운로드 장바구니
반가산기 & 전가산기 예비보고서

)는 이진수의 한 자리수 2개를 이용하여 합과 자리올림수를 연산한다. AND, OR, NOT의 세 가지 종류의 논리회로만으로 구성할 수 있다.(2) 전가산기전가산기(full adder ... )는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다 ... 의 다른 입력에 Cin을 연결하여 두 번째 반가산기의 출력값이 S값이 되고, 자리올림수 출력인 Cout은 두 반가산기의 자리올림수 출력의 OR 연산이 된다. 마찬가지로 S는 A, B

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[논리회로실험] 실험1. 기본 게이트 설계

는 이름에서 알 수 있듯이 논리연산 AND를 수행하는 게이트로 2-입력 AND 게이트의 경우를 진리표로 나타내면 아래와 같다.표 SEQ 표 \* ARABIC 1 2-입력 AND ... 게이트의 진리표입력출력ABC000010100111OR 게이트는 논리연산 OR을 수행하는 게이트로 '2-입력 OR 게이트'의 경우를 진리표로 표현하면 아래와 같다.표 SEQ 표 ... \* ARABIC 2 2-입력 OR 게이트의 진리표입력출력ABC000011101111XOR 게이트는 논리연산 XOR을 수행하는 게이트로 '2-입력 XOR 게이트'의 경우를 진리표로 표현

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
실험1예비 Basic Gates

Morgan의 법칙을 이해한다.2. 이론- Boolean equation: 문자와 기본 연산자를 이용하여 Logic gate를 표현하는 식을 나타낸다.- Truth Table: 모든 종류 ... 의 입력값에 대하여 해당 Logic gate의 연산을 나타낸다.- De Morgan의 법칙:bar{(X+Y)} =bar{XY,bar{(XY)} = bar{X} +Y - Logic ... gate: 논리 연산을 수행할 수 있는 회로로써, NOT, OR, AND, XOR 등의 논리 연산을 수행한다.- Logic value: L(Low)값과 H(High)값으로 구분

리포트 | 6페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
1. 가드너(Gardner)의 다중지능이론을 설명하고, 그 교육적 시사점을 논하시오.

이론 영역1) 언어적 지능(linguistic intelligence)2) 음악 지능(musical intelligence)3) 논리-수학지능(logical-mathematical ... ) 논리-수학지능(logical-mathematical intelligence)보통 수학 천재에게 나타나는 지능. 복잡한 추리를 해야 하는 분자생물학자 또는 고에너지 물리학의 이론 ... 화 과정에서도 나타난다. 산수연산이나 논리적인 문제에서는 모두 이 지능을 요구한다.4) 공간지능(spatial intelligence)특유의 공간능력을 보여주는 건축가나 공학자에게서

방송통신대 | 7페이지 | 3,000원 | 등록일 2018.02.19

다운로드 장바구니

이전10개 13 14 15 16 171819 20 21 22 다음10개

파워링크

신청하기