"verilog 프로젝트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 fpga 프로젝트 verilog 게임 mu0 cpu verilog 현대케피코

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 프로젝트" 검색결과 281-300 / 310건

[KT 자기소개서] 합격 자기소개서 + 우수 예문

가 되겠습니다.* 지원동기 (가장중요)[이석채 KT회장님과의 만남]전자공학을 전공했지만 통신관련 전공들을 들어왔고 프로젝트를 하면서 IT에 대한 관심을 가져왔었습니다. 그러던 중 ... 에 도전하다]‘자동제어 환풍기 Embedded System 프로젝트’에 도전하였습니다. 초기에는 직접 소자들을 구해 납땜을 하여 H/W를 완성하였습니다. 하지만 S/W에 대한 정보 ... 을 수 있었습니다.▒ 신 뢰과거 타인과의 갈등 상황을 극복한 사례[서로 이해하고 존중해야 성공하는 팀워크]‘운전자 사고방지 시스템’ 프로젝트를 2명의 팀원들과 함께 하였습니다. 하지

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2014.07.14

다운로드 장바구니
[CJ E&M(콘텐츠개발)합격자기소개서]CJ E&M(콘텐츠개발)최종합격자기소개서,CJ E&M(콘텐츠개발)자기소개서최종합격예문(자소서),CJ E&M(콘텐츠개발)최종합격샘플, CJ E&M(콘텐츠개발)자기소개서견본

를 진행하였고, 유닉스 수업시간에는 Shooting game을 제작해보았습니다. 그리고 VLSI수업시간에는 하드웨어인 Verilog언어를 사용하여 지하철 매표기 프로젝트를 진행 ... ]CJ에 필요한 지원자는 항상 새로운 것을 시도하고, 팀원 간의 의사소통 능력을 갖추어야 한다고 생각합니다. 제가 가진 장점은 다른 지원자와는 다른 많은 프로젝트 경험을 가진 점 ... 입니다. 컴퓨터 공학도로서 프로그래밍 개발에 필요한 C, C++, JAVA, C# 등 다양한 컴퓨터 프로그래밍 언어에 익숙하고, 공학인증 과정을 통해 다양한 분야에 걸쳐 프로젝트

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2012.03.30

다운로드 장바구니
디지털 시스템 설계 - UART 를 이용한 FPGA의 LCD 구동

디지털 시스템 설계Project 2Problem Statement and Design Specification이번 프로젝트는 1차 프로젝트에서 수행하였던 complete UART ... 의 활용의 한 예라고 할 수 있다. 이번 프로젝트의 큰 틀은 바로 UART를 통해 데이터를 전송시키고 전송된 데이터를 LCD로 다시 보내어 이를 출력하는 것이다. 프로젝트의 큰 ... 로 데이터를 전송한 후 이를 UART2에서 LCD controller로 재전송 하여 FPGA의 LCD창에 띄우는 것이 금번 프로젝트의 목적이다.각각의 UART는 control logic

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,000원 | 등록일 2009.09.01

다운로드 장바구니
ASIC프로젝트 두더지 게임

verilog-HDL언어를 기초로 DE-2 BOARD를 사용하여 간단한 6-HOLE에서 나오는 두더지를 잡는 게임을 만들어 보았다. 총 버튼은 6개로서 6구멍에 나오는 두더지를 잡는 것에 그 목표가 있다. 두더지를 잡았을 경우는 두더지의 얼굴색으로 표현을 하였다.

Non-Ai HUMAN
| 리포트 | 12페이지 | 10,000원 | 등록일 2007.12.04 | 수정일 2018.12.17

다운로드 장바구니
LG디스플레이 최종합격 자기소개서 (LG디스플레이 합격 자소서)

었기 때문에 열린자세 로 부족함을 받아들이고 개선해 나가겠습니다.디지털 시스템 설계라는 과목 수강 중에 학기말 설계 프로젝트로 SOC kit 설계 프로젝트를 했던 적이 있습니다. (2인 ... 1조가 되어 Verilog 언어를 이용해 타겟보드의 칩에 프로그램을 주입하여 보드의 어플리케이션을 원하는 데로 통제하는 설계 였는 데 저의 조의 아이디어는 자동차 내부 시스템 구현

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2013.05.30

다운로드 장바구니
베릴로그 카운터 및 FSM을 이용한 프로젝트 ( 콜라 자판기 )

다. 각각의 상태에서 입력값에 따라 출력값을 가지며 S15 상태에는 무조건 출력이 된다.Verilog는 키워드 parameter로 모듈 내에서 상수를 정의할 수 있다. 각 모듈 인 ... 았을 때보다 눈으로 봐도 복잡해 보이며 코드의 양도 훨씬 길어지게 된다. 하지만 이번 프로젝트에는 사용하였다.각각의 상태를 고려하여 case 구문을 사용한다.S0, S5, S10, S

Non-Ai HUMAN
| 리포트 | 3페이지 | 5,000원 | 등록일 2007.09.13

다운로드 장바구니
Excess 3 to BCD code converter ( Excess-3-to-BCD code converter )

_BC 함endcaseendfunctionendmodule< Verilog coding for Ex 3 to BCD >분석:Input 4bit를 입력 받은 후 Case문을 이용 ... Version : 쿼터스의 버전을 나타냄Revlsion Name : 프로젝트 이름Top-level Entity Name : 최고 상위레벨의 엔티티 이름Family : 프로그램이 사용

Non-Ai HUMAN
| 리포트 | 16페이지 | 3,500원 | 등록일 2011.04.22

다운로드 장바구니
Quartus 툴을 이용하여 Simple_CPU를 verilog로 구현

CPUOverviewProject Description이번 프로젝트의 목표는 지난 프로젝트를 통해 배웠던 Quartus 툴과 ALU를 이용하여 간단한 CPU를 설계하는 것이다. 실제 CPU에 비하면 너무나 ... 이다.Learning Objectives 이번 프로젝트를 통해 기존에 알고있던 ALU이외에도 CPU와 memory에 대해서 대략적인 구조를 파악할 수 있고, 이를 Quartus 툴

Non-Ai HUMAN
| 리포트 | 25페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니
[공학기술]Verilog simulator를 이용한 MIPS single-cycle processor 설계

- 목 차 -* Part 1) Verilog simulator 사용방법 숙지 및 명령어 코드 작성 ---------------------- 2* Part 2) 프로세서 설계 확장 ... ---------------------- 5* Part 3) 수정된 프로세서의 시뮬레이션 ---------------------- 17* E.T.C.) 프로젝트 후기 ------ ... ---------------- 18Part 1----------------------- Verilog simulator 사용방법 숙지 및 명령어 코드 작성* verilog s

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2007.06.06

다운로드 장바구니
[공학]ASIC 프로젝트(DE2 보드를 응용한 라인트레이서)

ACTIVE-HDL PROGRAM SOURCE5-2 BLOCK DIAGRAM6. 토 론 및 고 찰1. 개 요우리 조는 처음 예상발표에는 도서관 좌석관리시스템을 ASIC 프로젝트 ... 로 구현해 보리라 마음을 먹었었다.그러나 화요일반에서 도서관 좌석관리시스템을 한다는 이야기를 듣고 우리 조는 남들이 다하는 게임같은 것이 아닌 뭔가 특별한 아이템으로 프로젝트를 구현 ... 하면 오른쪽 DC모터를 속도를 많이 주고 오른쪽 센서에서 선을 인식하면 왼쪽 DC모터를 속도를 많이 줌으로 길을 찾아가게 만드는 원리이다.하지만 이번 프로젝트를 하는 기회에 서보모터

Non-Ai HUMAN
| 리포트 | 18페이지 | 5,000원 | 등록일 2007.06.23 | 수정일 2014.12.04

다운로드 장바구니
[논리회로, 전자계산기 구조]verilog HDL & xilinx 툴 사용법

Verilog2004.11.08 암호 및 보안 연구실 이 현 준Verilog HDL 이란? Verilog HDL의 역사 중요한 데이터 형 Module Port Data Types ... 게이트 수준의 모델링 Xilinx Tool 사용법Verilog HDL 이란?Verilog는 부품이나 보드 및 시스템 차원에서 전자시스템을 설계하는데 사용되는 HDL ... 년대 말까지, Verilog는 HDL의 사실상의 표준으로서 독점소유였으나, 후에 IEEE 표준(1995)이 되었다. Verilog HDL : 미 Cadence사 제품 C와 비슷

Non-Ai HUMAN
| 리포트 | 41페이지 | 1,500원 | 등록일 2004.12.07

다운로드 장바구니
verilog를 이용한 FLD 설계와 Quartus 시뮬레이션

하여 시뮬레이션 하는 과정을 나타낼 것이다.1) Verilog코드를 Symbol로 변환하기.- 가장 먼저 프로젝트를 만든 후 verilog코드로 작성한 것들을 symbol로 변환 ... 가 이전 Binary와 현재 Gray code와의 XOR이라는 점이다.위 표를 Verilog code로 간단히 나타내면 다음과 같다.module gray_binary_converter ... 지만 erilog코드로 나타내면 다음과 같이 된다.- Quartus Synthesis -이제 필요한 모든 블록들을 verilog코드로 나타내었다. 지금부터는 Quartus로 합성

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2006.09.29

다운로드 장바구니
Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

Objectives - 이 프로젝트의 목표는 하드웨어 기술 언어 중의 하나인 Verilog 언어를 숙지함으로써 하드웨어 설계를 할 수 있고, 구현하는데 필수요소인 Quartus를 사용 ... 해보고 , 그에 따른 프로젝트 예제와 그 예제를 이용해 자신만의 프로젝트를 구현해 봄으로써 하드웨어 설계 engineer로서의 초석을 마련하는데 있습니다. Related ... -Filename : addsubtractor1.vDescription: 본 설계는 가감산기를 베릴로그를 이용하여 구현한 것으로 교수님께서 예제로 주신 것을 그대로 구현해본 프로젝트 결과물

Non-Ai HUMAN
| 리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니
HDL Verilog 알람시계

1. 실습목표-Alarm 기능을 갖는 digital clock을 Verilog HDL로 설계한다.-기능을 시뮬레이션을 통해서 검증한다.2. Digital Clock의 기능-입력 ... . 알고리즘프로젝트의 알고리즘은 다음과 같다. 크게 3 부분으로 나뉘었다.첫 번째 부분은 시간을 설정하는 부분이다. 이 부분 역시 두 부분으로 나뉘어진다. 첫 번째 부분은 큰 if영역 ... 발생하지 않게 해주었다.4. 프로젝트 결과물(1) alarm_clk.vmodule alarm_clk(am_pm,flashing, alarm, secs, mins, hours ,c

Non-Ai HUMAN
| 리포트 | 8페이지 | 5,000원 | 등록일 2007.06.21 | 수정일 2023.04.10

다운로드 장바구니
[컴퓨터구조] Quartus를 이용한 32bit ALU (Arithmetic Logic Unit) 설계

:담당교수:< 목차 >----------------------------------------------------------------1. 프로젝트 소개프로젝트 내용Verilog ... 6. 프로젝트 후기1. 프로젝트 소개(1) 프로젝트 내용Verilog HDL 언어로 되어 있는 샘플 코드를 채워 32bit ALU를 완성 한다기능 레벨 시뮬레이션 ... 하여 FPGA의 환경에서의 지연을 감안한 실제 수행결과 확인(2) Verilog-HDL에 설계한 알고리즘프로젝트#1에서 다뤘던 1bit Full Adder와 32bit RCA를 바탕

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2004.12.02

다운로드 장바구니
7-Segment 를 이용한 디지털 시계(디지털논리회로프로젝트)

되어 입력된 숫자에 따라 Display이가 되도록 구성되어 있다. 아래는 위 카운터에서 사용하는 JK F/F과 7-Segment에 대한 Verilog HDL code를 나타내었다. 아래 code는 이미 이전 실험에서 사용하였던 것이기 때문에 주석은 생략하도록 하겠다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2009.05.23

다운로드 장바구니
FPGA, Xilinx ISE 7.1i 로 주무르기

해 진다는 것을 알수 있다.후 기이번 미니 프로젝트를 수행하면서 정말 탁월한 주제를 선정했다는 생각이 든다. 처음에 주제를 선택할 땐 정말 막막했었으나...SOC쪽을 공부해보고 싶 ... 은던 나는 그 분야중 하나인 FPGA를 선택하였다. 일단 선택은 했으나 그쪽 기반지식이 전혀 없는 나에겐 정말 막막한 것이었다. 일단 verilog HDL 책을 구해 삼일동안 밤 ... 은 수행착오가 도움이 되었는지 선배기수 말의 하나하나가 나의 끊어져있던 지식들을 순조롭게 이어주는 것 같았다. 결국 예제 컴파일 성공...나의 프로젝트에 적용시키는 것은 시간문제에 불과

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2007.10.25

다운로드 장바구니
[컴퓨터구조]Quartus를 이용한 32bit Ripple Carry Adder (RCA) 설계

:< 목차 >----------------------------------------------------------------1. 프로젝트 소개프로젝트 내용Verilog-HDL ... . 프로젝트 후기1. 프로젝트 소개(1) 프로젝트 내용Verilog HDL 언어로 되어 있는 샘플 코드를 채워 32bit RCA를 완성한다기능 레벨 시뮬레이션 (Functional s ... 에 설계한 알고리즘내용에 대한 소개2. Verilog 소스 코드3. 기능레벨 시뮬레이션 및 타이밍 시뮬레이션 파형4. Floor Plan5. FPGA 합성 결과 및 리포트 파일6

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2004.12.02

다운로드 장바구니
논리회로설계실험 프로젝트 - vhdl을 이용한 ATM기 설계

ATM기 설계(Final-term Team Project)1. Purpose학기 수업 중 배웠던 VHDL의 이론을 바탕으로 프로그램을 구현한다. 입, 출력이 있는 VHDL프로그램의 특성을 활용해서 일상생활에서 널리, 유용하게 사용되고 있는 ATM(Automatic Te..

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2009.06.24

다운로드 장바구니
Multi Cycle MIPS 프로세서 설계

하며, 설계 과정 중 필요한 툴의 사용법을 익힌다. 이 프로젝트의 핵심 내용은 다음과 같다.- Verilog HDL 언어의 습득- Quartus II Tool 의 사용법 습득 ... 1. 목적이번 프로젝트는 본 과목의 최종 단계인 Multi Cycle MIPS 프로세서를 설계 하는 것이다. 이를 통해 범용 프로세서 중 하나인 RISC Machine을 이해 ... - FPGA 환경에서의 디지털 로직 설계 개념 이해 및 설계된 로직의 합성 과 검증 과정 확인- 범용 32 비트 RISC Machine에 대한 이해2. Verilog 소스 코드/*-----

Non-Ai HUMAN
| 리포트 | 32페이지 | 3,000원 | 등록일 2006.10.29

다운로드 장바구니

이전10개 7 8 9 10 11 12 13 141516 다음10개

파워링크

신청하기