"verilog 프로젝트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 fpga 프로젝트 verilog 게임 mu0 cpu verilog 현대케피코

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 프로젝트" 검색결과 181-200 / 310건

Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.다음과 같이 Setting한 후 생성을 완료한다.반가산기 로직을 설계하기 위해 Source를 다음과 같이 작성한 후 프로젝트 ... 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog

Non-Ai HUMAN
| 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]

기ABSC*************101반가산기 설계1. 프로젝트를 생성한다.2. Text File을 통해 Source를 작성함으로써 반가산기 로직을 설계한다.3. 올바른 컴파일 ... 설계1. 프로젝트를 생성한다.2. Text File을 통해 Source를 작성함으로써 전가산기 로직을 설계한다.3. 올바른 컴파일과 핀설정을 한다.4. 시뮬레이션을 통해 올바른 값 ... 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.그림 SEQ 그림 \* ARABIC 6 4비트 가산기4비트 가산기 설계1. 프로젝트를 생성한다.2

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차예비

Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... 시작1. HDL project를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. HDL의 문법을 이용하여 원하는 게이트를 구현하기 위해서 project 파일 ... 고 이를 코드로 구현하는 실험이었으며 verilog를 사용하는데 있어서 문제점과 주의점을 상기하고 깨닫을 수 있는 실험이었다.Ⅵ. 참고문헌 (reference)1)순차회로(래치 등

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
기초회로실험 프로젝트 보고서 : Equalizer 설계

2013-2 Basic Circuit Experiments2013-2 Basic Circuit Experiments Project : 이퀄라이저 설계프로젝트 결과 보고서(기초회로 ... 하고 차단 특성이 좋지 못한 경우위의 비교 결과를 참고하여 이번 이퀄라이저 설계 프로젝트에서 우리 조의 설계 목표는 다음과 같다.- 필터링 주파수 구분0~300Hz(드럼, 베이스

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.06.26

다운로드 장바구니
Application-Design-Ⅰ-7-segment and Piezo-Control

-Segment설계하기 위해 Source를 작성 후 프로젝트에 Source를 추가한다.데이터 전송 회로를 Synthesize – XST, Implement Design 순서대로 Compile ... .Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
코리아써키트 합격 자기소개서

입니다.둘째, 경청하는 자세입니다. 편안한 분위기를 위해서는 상대방을 존중하고 경청하면서 나온다고 생각합니다. 전공 설계 프로젝트로 불가능해 보였던 전자시계를 작동시키는 Verilog ... 했습니다.첫째, 원칙을 지켜 함께 발전하는 팀워크입니다. 대학시절, 전자피아노 프로젝트를 통해 하나의 목표를 공유하고, 팀원들의 피드백과 함께 Pspice로 회로 분석과 주파수분석 ... 의공학설계 프로젝트로 RC헬기 포장을 만들었습니다.이를 통해 수업에서 다른 학생들보다 포장의 5대요소인 안정성, 경제성, 편리성, 판촉성, 친환경성을 고려해서 1등을 할 수 있

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2020.07.13

다운로드 장바구니
LPM ROM & RAM Design

한다.Step1. New Project 생성(memory_ram): 프로젝트 생성 및 Verilog 파일의 생성 및 저장의 과정은 ROM48 설계와 동일하게 진행되므로memory ... 에 정의된 파라미터 값을 재 정의하여 사용자가 원하는 용량의 메모리를 설계 할 수 있다.Step3. Verilog File 생성 및 Coding => Click 탭에서 선택 후 ... 의 Verilog 파일(rom48, tb_rom48)을 생성 후 저장하면 위의 화면과 같이 Project Navigator에 두 개의 Verilog파일이 추가된 화면을 확인할수 있

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2013.05.27

다운로드 장바구니
판매자 표지

최신 ASML 합격 자소서+전화영어인터뷰+자세한 면접후기

partGraduation design course: a Digital scanner using embedded systemC, Verilog HDL, MATLABUsing FPGA DE2 ... : Trend of semiconductorSkills & InterestTOEIC: 880TOEIC Speaking: 6 LevelComputer: Verilog HDL, C/C+ ... wit체 응용 분야기술 및 관심TOEIC: 880점TOEIC Speaking: 6 Level컴퓨터능력: Verilog HDL, C/C++, MATLAB , MS Office관심: 전공

Non-Ai HUMAN
| 자기소개서 | 12페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2018.02.21

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

-level Source Type을 Schematic으로 설정하였다. 그 후, 새로운 파일을 추가하면 Top-level source의 하위 항목으로 들어가며, 프로젝트가 실행 ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
LG전자 합격 자소서

수업을 이수했습니다. 학교에서 임베디드 하드웨어 프로젝트를 진행한 적이 있었는데 프로젝트에 빠져 있어서 집에 며칠 동안 가지 못하고 도서관에서 생활한 적이 있었습니다.소프트웨어 쪽 ... 에서 프로젝트를 수행함으로서 데이터를 최적화시키는 기법과 여러 가지 데이터구조에 따른 시스템의 성능을 비교 분석하는 방법에 대해서 배웠습니다.하드웨어 쪽으로는 컴퓨터구조, 마이크로프로세서 ... , 임베디드 하드웨어 등을 배웠습니다. 컴퓨터구조에서는 전반적으로 MIPS Processor의 동작 원리와 컴퓨터구조에 대해서 배웠고 Verilog를 이용해서 MIPS

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.11.29

다운로드 장바구니
Xilinx사 ISE의 isim 시뮬레이션을 스크립트로 실행하는 방법

에서 프로젝트를 설정하고 Verilog 코드를 작성하여 프로젝트에 등록하고 시뮬레이션을 실행하면 아래 그림과 같은 GUI가 나타나서 시뮬레이션에서 출력된 파평을 그래픽으로 분석하는 것이 가능하다. ... ISim 은 Xilinx 사의 ISE 에 내장된 HDL 시뮬레이터로서 Verilog & VHDL 언어로 설계된 디지털 회로의 레지스터 레벨 혹은 타이밍 시뮬레이션에 사용

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,500원 | 등록일 2012.08.18 | 수정일 2014.08.19

다운로드 장바구니
HDL을 사용한 디지털 클럭 코드

(1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계 ... 로 Minute, Second, Millisecond를 갖추도록 설계(3) 프로젝트 추진 전략 및 방법·알람기, 스톱워치는 모두 시간의 흐름을 사용하여 동작한다. 따라서 Verilog ... , 알람을 포함하는 모듈이므로 (스톱워치, 알람이 실행된다는 전제하에) 스 톱워치, 알람 2가지 설계 코드를 불러오는 것을 목표로 한다.(4) 프로젝트 수행 결과· alarm_c

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20

다운로드 장바구니
[디지털논리회로] StopWatch verilog로 설계하기

[디지털논리회로실험 기말프로젝트]Stopwatch VHDL로 만들기(due date:)1. Verilog HDL 소스 및 주석module StopWatch(led1, led2

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2008.12.07

다운로드 장바구니
SK하이닉스 자기소개서

실력을 높였습니다. 이와 더불어 말레이시아 학생들과 임베디드 시스템 설계 프로젝트에 도전했습니다. 영어로 소통하는 과정은 어려웠지만 다른 문화적 배경에서 나오는 아이디어를 바탕 ... 으로 성공적으로 프로젝트를 완수할 수 있었습니다. 그리고 이를 통해 외국인 엔지니어들과의 협업 과정에 대해서도 배울 수 있었습니다.학교에서 진행하는 다양한 국제 교류 프로그램에도 참여 ... 를 했을 때의 주변 반응/ 새로운 시도를 위해 감수해야 했던 점/ 구체적인 실행 과정 및 결과/ 경험의 진실성을 증명할 수 있는 근거가 잘 드러나도록 기술)[객체 인식 프로젝트

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
최신 2017 SEMES 합격 자소서(세메스 합격 자기소개서)

가 넘는 verilog 프로젝트를 완성할 수 있었습니다. 쿼터스를 이용한 Counter, Encoder, Decoder부터 LCD, FPGA 곱셈, CPU설계능력은 하드웨어 분야에서 두각을 될 것입니다. ... . 관련 프로젝트 경험과 기존 인프라를 이용하여 핵심칩을 디스플레이 패널에 직접 장착하여, 무선통신을 반도체와 디스플레이를 결합시킨 새로운 솔루션입니다. 이는 SEMES에서 무한한 가치

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.09.08 | 수정일 2017.09.11

다운로드 장바구니
Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

실험 순서Inlab 1. 2비트 2 : 1 MUX 회로Project Navigator를 실행한다.New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.다음 ... 과 같이 Setting한 후 생성을 완료한다.2비트 2 : 1 MUX 회로를 설계하기 위해 Source를 작성한 후 프로젝트에 Source를 추가한다.2비트 2 : 1 MUX 회로 ... 선택한 후 이름을 설정한다.위의 파일을 연 후에 핀 설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
4비트 가감산기 설계 보고서

를 이용하여 4비트 가/감산기를 설계해보았다. 이 프로젝트를 함으로써 제어신호에 따른 가/감산 출력 값을 시뮬레이션을 통해 확인하고 학습할 수 있었다. 간단히 설명해보자면 제어신호가 0 ... 이도 알아볼 수 있을 것이다.- My advice to others doing such a project이 프로젝트를 하기 위해서는 제어 신호가 0, 1 각각의 신호로 주어졌을 때 ... 법도 알고 있어야 한다.▶ 결론쿼터스2의 Verilog를 사용하여 제어 신호로 가/감산을 설정하고, 4비트의 입력 a, b에 신호를 입력한 후 그 결과 값을 도출한다. 이것

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2014.05.19

다운로드 장바구니
Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

Computer Architecture LabLab 04: RTL Verilog Code1. 실험 목표Verilog module을 Register Transfer Level ... 로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이 ... Machine으로 구현하여야 했다면 정말 학기말 프로젝트 급의 난이도가 되었을 것이다.이번 실험에서 아쉬웠던 점은 시간과 예산이 촉박하여 State의 디자인이 거칠게 만들어졌다는 것이

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
Application-Design-Ⅱ-Text-LCD Control

logicProject Navigator를 실행한다.New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.character LCD control설계를 위해 Source 작성 ... 후 프로젝트에 Source 추가한다.데이터 전송 회로를 Synthesize – XST, Implement Design 순서대로 Compile한다.New Source 클릭 후 ... Initialize Chain을 선택한다.FPGA에 프로그래밍할 파일 선택하고 칩의 오른쪽 버튼을 눌러 장치로 확인한다.회로의 성질 및 특징Input Switch설계 지시사항Verilog

Non-Ai HUMAN
| 리포트 | 27페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
판매자 표지

2017년 상반기 LG디스플레이 최종 합격 자소서입니다.

에서부터 영상과 회로에 관련된 심화전공을 수강하였고 여러 프로젝트를 진행하였습니다.첫 번째, 물리전자와 전자회로1, 2를 수강하면서 영상신호의 기초가 되는 트랜지스터, MOSFET ... 습니다.두 번째, VLSI 설계 프로젝트에서 Cadence tool을 이용하여 외부 Noise를 받아 이어폰 볼륨을 조정하는 회로를 설계해 보았습니다. 팀원 각각의 부분별 설계를 통합 ... 해 완성하는 프로젝트로서 NAND, NOR과 같은 소자를 바탕으로 회로를 구상하여 Noise의 크기에 따른 음량조절 및 Alert를 발생하도록 설계하였습니다. 아이언맨처럼 각각의 팔

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.24 | 수정일 2017.12.05

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기