"verilog 프로젝트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 fpga 프로젝트 verilog 게임 mu0 cpu verilog 현대케피코

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 프로젝트" 검색결과 221-240 / 310건

[Verilog] Inverse Quentization을 수행하는 코드

- Contents -I. 프로젝트 계획 및 회의록1. 조원별 역할 분담2. 프로젝트 계획3. 회의록II. 설계 계획 및 배경 이론1. 설계 계획2. 배경 이론III ... . Verilog 코드1. IQ.v 코드2. Romiq.v 코드3. Romd.v 코드4. IQ_tb.v 코드IV. WaveformV. C++ Romiq, Romd 생성 코드1. Romiq ... , Romd생성코드2. Romiq, Romd 데이터VI. C++ 검증 코드VII. MATLAB 검증VIII. 결론I. 프로젝트 계획 및 회의록1. 조원별 역할 분담설 계 목 표

Non-Ai HUMAN
| 리포트 | 26페이지 | 1,500원 | 등록일 2010.09.09

다운로드 장바구니
디지털 논리회로 Verilog HDL 을 이용하여 RLC 주사위 게임 (RLC DICE GAME) 설계

Digital Logic CircuitTerm ProjectRLC Dice Game제출일 : 2013.6.25.교수님 : 윤홍일 교수님들어가며이번 프로젝트에서는 RLC Dice ... Game을 xilinx 의 ISE프로그램을 통하여 설계해본다. 게임기의 설계 사양과 옵션 사항 들을 Verilog HDL을 이용하여 코딩해보고 결과를 Modelsim 프로그램

Non-Ai HUMAN
| 리포트 | 25페이지 | 3,500원 | 등록일 2014.03.15

다운로드 장바구니
판매자 표지

SK하이닉스 합격 자기소개서

하였고, 프로젝트 과제로 Verilog를 이용한 Mu0 및 Clock 설계를 수행하면서 하드웨어를 설계하는 전반적인 방법을 공부하였습니다. 그리고 배운 전공 지식을 실전으로 적용해보기 위해 ... 한 자율 주행 RC카]저는 대학교 4학년 종합설계과제로 팀 프로젝트를 수행한 경험이 있습니다. 설계 주제는 실생활에 유용한 작품을 설계하는 것으로 제가 처음에 설정한 목표는 RC카 ... 기사공부, 프로젝트 경험[프로젝트 경험 및 전공 공부를 통한 전문지식 습득]저는 제품 품질 및 설계, 반도체 제조공정에 관심이 많이 있어 학교생활 중에 관련 전공과목 위주로 많이

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2018.08.18

다운로드 장바구니
SK고용디딤돌 반도체 과정 합격 자소서

SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를 통해 ... 었습니다. 그 어떤 것보다 더 값진 소중한 인연을 얻을 수 있었습니다.[마음이 맞는 사람]2학년 학기 말 프로젝트로 CPU를 구현했습니다. 팀을 구성하는데 있어 다른 조와 달리 평소 마음

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.24

다운로드 장바구니
modelsim velilog로 구현한 mips pipelining

컴퓨터구조프로젝트(MIPS Pipeline 설계)MIPS Pipeline 설계: 본 프로젝트는 다음과 같은 과정을 따라 수행하였다.목표: Modelsim을 이용하여 Verilog ... HDL 언어로 MIPS Pipelining를 설계한다.(1) Verilog HDL로 각 단계별 Module 설계(2) Pipeling 설계(3) 주어진 Data를 연산 후 ... Pipelining 검증1. Verilog HDL을 이용한 Module 설계(1) Instruction Fetch ( IF stage )- Instruction memorymodule

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2010.07.22 | 수정일 2015.07.17

다운로드 장바구니
신의손) 합격 한글 이력서

최종 프로젝트▶ 프로젝트 명 : 100원과 500원 주입 후 1500원 물건 출력을 위한 디지털 시스템 설계▶ 인 원 : 2명▶ 사 용 언 어 : HDL(verilog ... ▶ 인 원 : 2명▶ 사 용 언 어 : HDL (verilog)▶ 프로젝트소개: 1. 아날로그 디지털 convert 보드를 이용하여아날로그신호를 디지털 신호로 출력2. Traffic ... : 개인▶ 사 용 언 어 : Verilog, C언어▶ 프로젝트소개: 하드웨어 가속기 원리를 이해하여 하드웨어와 소프트웨어를 복합적으로 이용하고, Software 만으로는 오래 걸리

Non-Ai HUMAN
| 이력서 | 17페이지 | 무료 | 등록일 2014.08.20 | 수정일 2016.01.10

다운로드 장바구니
FPGA 디지털 시스템 설계 : 16bit Full adder 설계

게 하였다.4. Verilog code16bit full adder와 testbench의 verilog code는 다음과 같다.//fulladder16.vmodule fulladder ... 를 작성하였다. 1bit full adder는 따로 verilog 파일을 만들어 컴파일시켜 라이브러리에 등록해도 무방하지만, fulladder16.v 파일 하나로 16bit full ... adder를 만들기 위해 이 파일 안에 1bit full adder module도 작성하였다.verilog code를 작성할 때 module 명령어를 적고 컴파일하면, 해당 부분

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
컴퓨터 구조 텀프로젝트 피그 게임(term project_game of pig)

스테이트 머신 다이어그램을 사용한 verilog 코딩 방식입니다.DE2 보드로 구현 가능합니다.pin assaign은 사이클론2 기준입니다.

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2013.10.13

다운로드 장바구니
2016년 하반기 S-OIL 합격 자기소개서(전기전자)

과목의 Smart 신호등 설계 중 verilog 코딩이 잘못되어 수차례 오류가 나서 코딩을 잘하지 못하는 저는 포기하고자 했습니다. 하지만 맡은 일에 열정을 가지고 끈질기게 직접 ... 코드 책을 공부하고 수차례 시뮬레이션 한 결과, 어려운 프로젝트를 완벽하게 구현했습니다.둘째, 기술직 업무로서 기기 설비에 필요한 회로 설계의 지식을 탄탄히 다졌습니다. 학부 과정

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2016.12.06

다운로드 장바구니
verilog를 이용한 spartan led 제어

하였다.고찰 및 실험 평가논리회로 수업의 이번학기 마지막 프로젝트를 진행하며, 그동안 이론적으로 내용을 배우고, 간단한 verilog실습을 하며 공부해 왔던 것을 총 정리해 사용할 수 있 ... 는 좋은 기회였다.아직까지 잘 정리되지 않았던 내용을 정리할 수 있었고, verilog라는 언어에 대해서도 프로젝트를 진행하며 많이 찾고 많이 배운 것 같다.또 직접 보드에 타게팅 ... 까지 하는 기회를 가지므로써 그동한 지루했던 수업보다 직접 실습을 통해 몸으로 배울수 있어 흥미진진한 프로젝트였다. 소스가 깔끔하게 잘 짜여진 것 같지는 않지만 동작시키기위해 많

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2010.10.27

다운로드 장바구니
판매자 표지

[추천][합격 자기소개서] 2019 SK텔레콤 IT(네트워크, 통신시스템개발, 솔루션기획개발) 합격자기소개서, 네트워크 합격자소서, IT분야 합격자기소개서, 면접족보

어려웠던 점과 그것을 극복하기 위해 했던 행동과 생각, 결과에 대해 최대한 구체적으로 작성해 주십시오.(1000자 10 단락 이내) ‘VERILOG언어 정복기.’ 000대학교 전자통신 ... 공하기 힘든 과제라는 사실을 인지하고 도서관에 가서 관련 서적을 탐독하기 시작하였습니다. VERILOG언어를 학습하면서 시간을 두고 적응하리라 예상했던 학교생활에 바로 적응할 수 ... 들은 수행하지 않은 프로젝트라 다른 누군가의 조언을 구하기도 어려웠습니다. 더욱이 C언어와 같이 보편화된 프로그램이 아니라 쉽게 정보를 얻기가 어려운 가운데 창의력과 응용력을 최대

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,100원 | 등록일 2015.02.11 | 수정일 2020.03.18

다운로드 장바구니
LG전자 하반기 HE사업부 하드웨어직무 합격자소서

센터에서 Verilog도 배웠습니다. 그러나 이것으로는 부족하다 느껴 이번학기에 디지털시스템설계과목을 통해 컴퓨터언어에 관해 더 깊게 배울 예정입니다. 그러나 학부에서 배우는 지식 ... 경험을 쌓아 하드웨어 역량을 더욱 강화시킬 것입니다.그렇게 교육과 실무경험을 통해 3년간 직무역량을 견고히한 후에는 세상에 가치 있는 기여를 할 프로젝트에 참여하여 저의 역량을 발휘

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2017.12.29

다운로드 장바구니
앰코테크놀로지 코리아 합격자소서

한 프로젝트를 진행하면서 C++, Verilog, MATLAB 등 다양한 소프트웨어를 다룸으로써 소프트웨어적 역량을 키웠습니다.이러한 실습과 프로젝트를 통해 이론에 대한 이해도 ... 을 겪게 되었습니다. 하지만, 노력은 배신하지 않는다라는 말을 되새기며 팀원들과 매주 세미나를 하며 자료를 찾고 공부를 하며 프로젝트를 진행해 나갔습니다. 10개월간의 긴 노력 ... 었습니다.2. 회사에 기여할 수 있는 본인의 장점[다양한 프로젝트와 실습 경험]저의 장점은 다양한 프로젝트 경험과 실습경험입니다. 학부시절, 타 대학과 차별화되는 커리큘럼으로 다양

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2015.03.18

다운로드 장바구니
MIPS Processor multi cycle(verilog)

1. 프로젝트소개Project #3 : Multicycle sMIPS 설계1. 목적 : 이번 프로젝트는 본 과목의 최종 단계인 Single Cycle sMIPS 프로세서를 설계 ... 하는 것이다. 이를 통해 범용 프로세서 중 하나인 RISC Machine을 이해하며, 설계 과정 중 필요한 툴의 사용법을 익힌다. 이 프로젝트의 핵심 내용은 다음과 같다. ... - Verilog HDL 언어의 습득- Xilinx ISE Webpack Tool(혹은 Altera Quartus Tool)의 사용법 습득- FPGA 환경에서의 디지털 로직 설계 개념 이해

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,500원 | 등록일 2009.07.31

다운로드 장바구니
32bit ALU(연산기) 베릴로그(Verilog) 소스코드, 시뮬레이션 분석, 블록다이어그램, 고찰

동작을 이해한다. 그리고 설계 과정 중 필요한 툴의 사용법을 익힌다. 이 프로젝트의 핵심 내용은 다음과 같다.- Verilog HDL 언어의 습득- Xilinx ISE Webpack ... ALU에 대한 이해2. 내용: 본 프로젝트의 수행 과정은 아래와 같다.Xilinx ISE 툴 (혹은 Altera Quartus)을 이용하여 Verilog HDL 언어로 32비트 ... 1. 프로젝트소개Project #1 : ALU (Arithmetic Logic Unit) 설계1.1. 목적: 본 과목에서 최종적으로 수행할 MIPS 프로세서의 설계를 위한 첫 번

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2009.07.22

다운로드 장바구니
VLSI sequence dectector 설계

Sequence Detector 설계-이번학기 VLSI에서는 verilog code를 이용해서 sequence detector를 설계 하였다.project schematic ... 은 아래 그림과 같다.input은 seqin, clk, rst_n 이고 output은 flag이다. state diagram은 다음과 같다.작성한 verilog 코드는 위의 state ... lock의 주기와 각각의 경우를 따져서 seqin, srt_n을 임의로 지정하여 코드를 다시 짰으며 그 코드는 아래와 같다.중략..verilog라는 언어를 처음 배웠

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2009.09.15

다운로드 장바구니
판매자 표지

삼성전자 합격 자소서+2016하반기 삼성전자 면접+삼성고용디딤돌

학년 디지틀시스템 설계 및 실습이라는 전공을 수강한 적이 있습니다. 이 전공은 마지막 팀 프로젝트로 CPU를 구현해야 하고 제출 기간을 무려 한 달이나 줄 만큼 어려운 과목입니다 ... . 조는 3인1조로 구성하게 했고 편성하는 방법은 자율이었습니다. 하지만 저는 성적을 잘 받기 위해 평소 마음이 맞는 사람보다 수업 때 Verilog HDL언어를 잘하는 사람을 위주 ... SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를 통해습니다.

Non-Ai HUMAN
| 자기소개서 | 7페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.25

다운로드 장바구니
[합격자소서]16년 하반기 삼성

해 Verilog언어로 간단한 CPU도 만들어 보면서 Chip 설계에 대한 기초적인 지식을 배울 수 있었습니다.4년간의 학사 생활을 통해 메모리반도체 분야의 기본적인 지식은 모두 닦아두 ... 이상을 투자해야 하는 프로젝트 중에서 2-stage OP Amp 설계를 통해서는 증폭장치의 기본적인 단계구조를 이해하게 되었고 Ring Oscillator 설계를 통해서

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2016.12.13

다운로드 장바구니
전자회로실습 텀프로젝트 - 자동 매너모드 전환 시스템

자동 매너모드 전환 시스템조이름 :목차연구동기 연구개념 구현방법 Block Diagram Verilog Simultion 구현결과 결론연구동기수업 시간 중 휴대폰 벨 소리로 인해

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2011.05.21

다운로드 장바구니
[합격자소서]16년도 하반기 아이디스

다는 것이 장점이라고 생각합니다.학부생 시절 수차례 프로젝트를 경험해 보았습니다. 그때마다 다른 사람들보다 진행속도가 훨씬 느렸고, 남들보다 빨리 시작해야 했습니다. 그 이유는 진행 중 ... 에도 계속해서 이제까지 실수는 없었는지, 지금 설정한 목표를 위해 먼저 해야 할 것이 무엇인지를 확인했기 때문입니다. 그 결과 속도는 느렸지만 단 한 번도 프로젝트를 실패한 적 ... 빠른 방법이라고 판단된다면 지속적인 숙련을 통해서 그 속도를 높이기 위해서 노력했습니다.두 가지의 방법을 통해서 단점을 많이 보완할 수 있었고 기한 내에 모든 프로젝트를 마무리

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2016.12.13

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기