"전자전기컴퓨터설계레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시립대멀티미터 전전설3 전전설1 시립대 전전설1 전전설3 CMOS 전전설3 RC

판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계레포트" 검색결과 281-300 / 693건

서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory를 활용해 이전의 데이터를 연속적으로 활용함을 볼 수 있다.2 ... Pre-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일2019. 09. 10 (Tuesday)학 번이 름목 차1

리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction ... . Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다. 또한, 디지털 논리를 설계하는 여러가지 ... 방법론인 bit operators, Gate Primitive, Behavioral modeling을 이용한 설계 방법을 학습한다.마지막으로 설계한 로직을 시뮬레이션하기 위한 테스트

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Adder (03)2.1.1 ... Arithmetic Logic and Comparatorpost-lab reportArithmetic Logic and Comparatorpost-lab report과목명전자전기 ... -bit Comparator (47)Ⅲ. 결론 (53)Ⅳ. 참고문헌 (54)1Ⅰ. 서론11. 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험

리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
[A+]전전컴실험I Lab04 Post PSpice를 이용한 전기회로의 시뮬레이션

[05주차] PostLab Report- Title: PSpice를 이용한 전기회로의 시뮬레이션 -담당교수담당조교실험일학번이름목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21 ... 한다 Berkeley SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션 프로그램이다. PSpice는 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등 ... & purpose of this Lab이번 실험에서는 그 동안 기본적인 사용법을 익힌 실험도구들을 이용하여, PSpice라는 컴퓨터 프로그램 구동법을 공부하였다. 처음 접하는 PSpice

리포트 | 16페이지 | 1,000원 | 등록일 2017.11.24

다운로드 장바구니
시립대 전전설2 [8주차 예비] 레포트

전자전기컴퓨터설계실험 Ⅱpre-report8주차: 7-segment, Piezo1. Introduction (실험에 대한 소개)가. Purpose of this Lab7세그먼트 ... 하다.8개의 LED의 조합으로 문자 표시가 이루어지기 때문에 7-Segment를 제어하기 위한 디코더의 설계가 필요하다7-Segment Decoder7-Segment Decoder ... 2. Materials & Methods (실험 방법)가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서1) Static 7-Segment 컨트롤러 설계a

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
(믿음, 자세한 설명 포함, 10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 결과레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)

Post-Lab Report- Title: Term Project담당 교수담당 조교실 험 일학 번이 름1. Results of this Lab (실험 결과

리포트 | 117페이지 | 6,000원 | 등록일 2020.07.22 | 수정일 2020.11.08

다운로드 장바구니
서울시립대학교 전전설2 8주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#08 Peripherals(7-segment and Piezo Control)담당 교수담당 조교실 험 일학 번이 름1

리포트 | 30페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.25

다운로드 장바구니
(10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 예비레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)

Pre-Lab Report- Title: Term Project 중간 보고서담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개 ... 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 디지털 시계를 설계한다. 시계의 필수 기본 동작을 포함하고, 다양한 선택 동작을 설계 ... 및 구현한다.디스플레이 동작의 다양성을 설계 및 구현한다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 2Text LCD

리포트 | 33페이지 | 3,700원 | 등록일 2020.07.22 | 수정일 2020.12.07

다운로드 장바구니
판매자 표지

컴퓨터 개론 레포트

국세 조사 업무의 자료 처리에 사용되었다. (0)세계 최초의 전기 기계식 자동 계산기는 ABC 컴퓨터이다. (X) [ ABC > 마크I ]IBM S/360의 출현은 제3세대 컴퓨터 ... 되었다.PDA 는 거의 온종일을 이동 중에 일을 수행하는 세일즈맨, 보험설계사, 증권주문, 택배 등의 용도에 특히 많이 쓰이고 있다.VLSI 7. ULSI 8. 디지털 컴퓨터 9. 바이트 ... 에 사용된다. 이것들은 디지털 시스템의 기본 요소이기 때문에 컴퓨터에서 빠질 수 없는 시스템이다.컴퓨터 개론 레포트

리포트 | 2페이지 | 1,500원 | 등록일 2020.01.15

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... report2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 HDL이 ... HBE-COMBO Ⅱ-SE VerilogHDL Labpost-lab reportHBE-COMBO Ⅱ-SE VerilogHDL Lab(2주차)post-lab report과목명전

리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
[A+]전전컴실험I_Lab06_Post_노드해석, 메쉬해석 그리고 중첩의 정리

[07주차] PostLab Report- Title: 노드해석, 메쉬해석 그리고 중첩의 정리 -담당교수담당조교실험일학번이름목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21 ... \*= 4.3636오차 = 0.0516오차율 = 1.18%실험결과와 예비레포트 결과 간에 오차와 오차율 모두 낮은 값을 보였다. 이는 실험이 올바르게 되었음을 알 수 있다.(2

리포트 | 26페이지 | 1,000원 | 등록일 2017.11.24

다운로드 장바구니
[A+]전전컴실험I Lab04 Pre PSpice를 이용한 전기회로의 시뮬레이션

[05주차] PreLab Report- Title: PSpice를 이용한 전기회로의 시뮬레이션 -담당교수담당조교실험일학번이름목차1. Introduction (실험에대한소개 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥7나. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥7-94. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10실험 제목PSpice를 이용한 전기회로 ... 의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, Stimulus editor , PSpice A/D, Probe로 구성되어 있으며, 18,000개

리포트 | 15페이지 | 1,000원 | 등록일 2017.11.24

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction ... "주석3"[3]FPGA이 1975년 이후로 판매되었지만, 이 장치는 회로 설계자에게 친숙하지 않고, 사용하기 어렵다는 의견이 있었다. 또한, 최대 작동 속도가 상대적으로 느리 ... )는 7ts of this Lab (실험 결과)가. Results of Lab 1.AND Gate 로직 설계- 진리표ABX000010100111- 실험 결과 (아래 사진은 진리표의 순서

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#05 Combinational Logic 2(Encoder/Decoder & Mux/Demux)담당 교수담당 조교실 험 일학 번 ... 하여 Combinational Logic을 설계 및 실험한다. Encoder/Decoder, Mux/Demux 등을 설계한다. 다양한 설계 방법 등을 실험한다.나. Essential Backgrounds ... 가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#04 Combinational Logic 1(Arithmetic Logic and Comparator)담당 교수담당 조교실 험 ... 하여 Combinational Logic을 설계 및 실험한다. 연산 로직, 비교기 등을 설계한다. Module instantiation을 이용한 Structural modeling방법을 실습 ... 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) Lab 2- One-bit 전가산기

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 9주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#09 LCD Control담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개 ... 실험에서 Verilog HDL언어를 사용하여 LCD장치 제어를 실험한다. LCD를 위한 controller module을 설계한다.Behavioral level 모델링 ... 하되 길거리 광고판처럼 글자가 왼쪽으로 한 칸씩 슬라이딩되도록 설계하시오.- InputCLK(from board) : 1kHz글자 움직임 : 왼쪽으로 0.5.초에 한 칸씩 이동

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

(FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... Pre-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름목 차1 ... 을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 8주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#08 Peripherals(7-segment and Piezo Control)담당 교수담당 조교실 험 일학 번이 름목 차1

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험 ... 하여 Sequential Logic을 설계 및 실험한다. Flip-Flop, Register, SIPO 등을 설계한다. 다양한 설계 방법 등을 실험한다.나. Essential Backgrounds

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
시립대 전전설2 [7주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report7주차: Sequential Logic 21. Introduction (실험에 대한 소개)가. Purpose of this Lab유한 ... 실행 -> 동작 확인3. Supposed Data and Results of this Lab (예상 실험 결과)첫번째. 다음의 특징을 가지는 4-bit counter를 설계하시오 ... ounter 설계한 코드 설명module counter(clk,rst,cnt); // 변수들을 선언하는 과정input clk,rst; //input 선언output [3:0] c

리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기