• 통합검색(693)
  • 리포트(673)
  • 자기소개서(14)
  • 시험자료(3)
  • 논문(1)
  • 방송통신대(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

시립대멀티미터 전전설3 전전설1 시립대 전전설1 전전설3 CMOS 전전설3 RC
판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계레포트" 검색결과 261-280 / 693건

  • 판매자 표지 자료 표지
    [전자전기컴퓨터설계실험] MYCAD에서 진리표 형태로 전가산기(full-adder) 셀을 만들고 검증하시오.
    하여 4-bit 가감산기를 설계하시오.4-BIT Adder Subtractor 심볼4-BIT Adder Subtractor 심볼위 과정(1)에서 생성한 전가산기 4개와 2x1 MUX 4 ... 개를 이용하여4bit인 이진수로 표현되는 정수 A, B (A: A4 A3 A2 A1 B: B4 B3 B2 B1) 두 비트를 더하거나 빼는 것이 가능한 4-bit 가감산기를 설계
    리포트 | 3페이지 | 1,500원 | 등록일 2019.12.09
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [3주차 결과] 레포트
    전자전기컴퓨터설계실험 ⅡPost-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... 하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 테스트 벤치로 예비레포트에서 작성한 실험을 토대로 실제 실험에서 키박스에 프로그래밍을 하 ... this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용
    리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 판매자 표지 자료 표지
    설계 소프트웨어 실습 PSPICE 레포트
    실습 레포트과목명설계 소프트웨어 실습학년2 학년분반2 분반학번학과전기공학과이름Bias point 1.1회로이론 교재 번역본 196p, SP4-4회로도시뮬레이션 결과Bias ... point 1.2전자회로 교재 36p, ex1-3회로도시뮬레이션 결과Time domain 2.1회로이론 교재 원서 414p, P9.5-2회로도시뮬레이션 결과t = 0.5s 일 때t ... = 1s 일 때V _{c} (t)=-8te ^{-2t} 에서 v(0.5) = -1.47, v(1) = -1.08 와 일치함을 알 수 있다.Time domain 2.2전자회로 교재 79
    리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [3주차 예비] 레포트
    전자전기컴퓨터설계실험 ⅡPre-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... (베릴로그)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다."라고 위키백과에서 정의되어있습니다, 한마디로 어떤 하드웨어 ... this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    전전컴설계1 1주차 결과레포트
    Report개요와 계측기 1 (전압전류원, DVM)제출일 :분 반 :학 번 :이 름 :1. 초록이번 실험은 기본적인 계측기인 DC 전원 공급기(Power supply)와 디지털
    리포트 | 13페이지 | 1,000원 | 등록일 2019.11.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전전설1 2주차 결과 레포트
    PostLab Report제 2주차개요와 계측기 1(전압전류원, DVM) 실험과목명전자전기컴퓨터설계실험1담당 교수담당 조교실험일실험조학번이름목차0. 초록 (Abstract) --
    리포트 | 14페이지 | 1,500원 | 등록일 2019.11.11
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험1(전전설1) (11) 디자인 프로젝트
    디자인 프로젝트post-lab report디자인 프로젝트post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... equation의 설계[사진 24] analog computer for first-order linear differential equation의시뮬레이션 결과이론식과 data ... sheet, PSpice 상의 설계를 바탕으로 PCB board에 1차 선형 미분 방정식에 대한 analog computer를 [사진 25]와 같이 제작하였다. 그리고 오실로스코프
    리포트 | 16페이지 | 3,000원 | 등록일 2019.10.04 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    컴퓨터 발전의 역사를 간략하게 기술하고 각 세대별 컴퓨터의 특성을 기술하시오.[전산개론]
    Report과목명 : 전산개론작성자 : OOOOO과제주제 : 컴퓨터 발전의 역사를 간략하게 기술하고 각 세대별 컴퓨터의 특성을 기술하시오.- 목차 -Ⅰ. 서론Ⅱ. 본론1. 컴퓨터 ... 에 대해서 알아보도록 하자.Ⅱ. 본론최초의 컴퓨터 역할은 수동식 계산기였고, 그 후 좀 더 조직화된 장치인 기계식 전자계산기로 발전했고 최종적으로 전자식 계산기인 컴퓨터로 발전 ... Aiken)교수는 기존의 천공카드장치를 대체하고자, 최초의 기계식 계산기인 MARK I을 개발하였다. 배비지의 해석기가 설계된 후 100년 뒤 완성된 MARK I은 디지털 컴퓨터
    리포트 | 6페이지 | 3,200원 | 등록일 2020.02.09 | 수정일 2023.06.30
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
    Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... . 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 ... (베릴로그)는 전자회로와 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수
    리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    [A+]전전컴실험I_Lab05_Matlab을 이용한 전기회로의 분석과 시뮬레이션
    [06주차] PreLab Report- Title: Matlab을 이용한 전기회로의 분석과 시뮬레이션 -담당교수담당조교실험일학번이름목차1. Introduction (실험에대한
    리포트 | 10페이지 | 1,000원 | 등록일 2017.11.24
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (10) Final Project
    Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... . Finite State Machine유한 상태 기계(finite-state machine, 이하 FSM)는 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데 쓰이는 수학적 모델이 ... 하게 사용하기 위한 전자 설계 자동화(EDA) 도구를 제공한다. 핵심 제품군은 완전한 EDA 흐름을 제공하는 ISE이다. 베릴로그나 VHDL, 배치와 배선(PAR)을 합성하고, 생성
    리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 6주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Post-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험 ... 와 동일하다.(6) Lab 6- 4-bit counter를 설계하시오..CLK 은 1 Hz 입력출력 : LED 4개 (modulo-16 방식으로 동작)비동기 active-low ... 문을 활용한 점이 달라진 코드였다. 결과적으로 동일한 기능을 수행하는 것을 확인하였다.6) 실습 64-bit counter을 설계하였다. Reset, load, enable
    리포트 | 19페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Post-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험 ... 과제(1) Lab 1- 2-input AND Gate의 설계를 bit operators(비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를 이용 ... 하여 동작을 시험하시오. (입력 : button SW, 출력 : LED)(2) Lab 2- Gate Primitive 를 이용하여 2-input AND 게이트 설계를 진행하시오
    리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    Pre-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름목 차1 ... Schematic 설계를 수행 해 보는 것이다.나. Essential Backgrounds (Required theory) for this LabPLD(Programmable Logic ... (Field Programmable Gate Array) Hyperlink \l "주석5" [5]FPGA는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이
    리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24
    다운로드 장바구니
  • 자료 표지
    [A+]전전컴실험I_Lab09_Pre_RC, RL, RLC 회로의 시간영역응답
    [10주차] PreLab Report- Title: RC, RL, RLC 회로의 시간영역응답 -담당교수담당조교실험일학번이름목차1. Introduction (실험에대한소개
    리포트 | 18페이지 | 1,000원 | 등록일 2017.11.24
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 9주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Post-Lab Report- Title: Term Project담당 교수담당 조교실 험 일학 번이 름1. Results of this Lab (실험 결과 ... 씩 슬라이딩되도록 설계하시오.- InputCLK(from board) : 1kHz글자 움직임 : 왼쪽으로 0.5.초에 한 칸씩 이동Main codeTest ... hift의 공백기간이 줄게 설계를 하려 했었습니다. 허나, 실제로 해보니 RAM에 의도치 않은 데이터가 남아 원하는 것과 다른 구현이 나옴을 확인할 수 있었습니다.정리하면서 생각해보
    리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.11.08
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Post-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름1 ... in이 들어올 때 clk의 negative edge에서 시작하여 한 클럭 주기동안 생성되는 in-syn 신호를 생성하라.설계 1) clk만을 활용해 순차회로 구현을 완료 ... 하였다.Input_sync_by_sequential_logicTest benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 negedge clk의 입력신호를 기반
    리포트 | 12페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Post-Lab Report- Title: Lab#05 Combinational Logic 2(Encoder/Decoder & Mux/Demux)담당 교수담당 조교실 험 일학 번 ... -> 00100000110 -> 01000000111 -> 10000000마. Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1 ... - 교안의 1:4 DEMUX 회로를 if 문을 사용하여 설계하시오.입력 F: Bus SW1입력 S1 : Button SW1, S2 : Button SW2출력 Q[3:0] : LED
    리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Post-Lab Report- Title: Lab#04 Combinational Logic 1(Arithmetic Logic and Comparator)담당 교수담당 조교실 험 ... - 1-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) Lab 2- One ... -bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.- 진리표ABCinCoutS0000000101010010111010001101101101011111i) module
    리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory ... Post-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험에 대한 소개 ... , es from this Lab이번 실험을 위해 예비레포트를 작성하며 조합 회로와 순차 회로의 차이를 조사하게 되었는데, 이번 전전설에서 수행하게 될 순차 회로를 대략적으로 이해
    리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 06일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:24 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기