• AI글쓰기 2.1 업데이트
  • 통합검색(657)
  • 리포트(649)
  • 시험자료(5)
  • 논문(1)
  • 서식(1)
  • 자기소개서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

가산기 실험 4bit 감가산기 감산기실험 가산증폭기 실험 7483ic 감산기결과보고서
판매자 표지는 다운로드시 포함되지 않습니다.

"감산기실험" 검색결과 281-300 / 657건

  • 자료 표지
    2비트 전가산기 예비보고서
    실험 제목 2비트 전가산기실험 목적[1] 반가산기와 전가산기의 원리를 이해.[2] 가산기를 이용한 논리회로의 구성능력을 키움.관련이론① 반가산기 (HA : Half Adder) ... (carry-out) Co를 각각 1 비트씩 출력한다.△ 전가산기 논리 회로③ 반감산기(Half Subtractor)- 한 자리인 2진수를 뺄셈하여 차 (difference)와 빌림수 ... (borrow)를구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이발생하며, 그 결과는 다음과 같다.④ 전감산기(Full Subtractor)- 두 자리 이상의 2
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 자료 표지
    [컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design
    컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Ripple-Carry Adder (RCA) design제목 및 목적제목Ripple-Carry Adder (RCA) design ... 목적가산기(Full Adder, Half Adder)의 구성과 동작 특성를 알고, 가산기의 연산장치를 이해한다. Ripple-Carry Adder (RCA)의 동작 원리에 대해 ... 이해하고 이해한 가산기 내용을 바탕으로 RCA를 설계하는 데에 목적이 있다.원리(배경지식)Adder(가산기)는 입력에 의해 출력이 결정되는 조합 논리 회로(combinational
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실습-6장 병렬가산기 및 감산기
    디지털회로실험예비 보고서(제 6장 병렬 가산기 및 감산기)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 6장 병렬 가산기 및 감산기1. 실험 목적 및 기본 개념 ... - 3 - A S- 2 -- 1 3 - A S-3 15 -- 11 0 - B- 7 - B CO 14 Carry-out- 4 - B- 16 3 - B2.2 4Bit 2진 병렬 감산기 ... 2Difference::2.3 4Bit 2진 병렬 가산/감산기74LS83 2개와 Exclusive-OR 게이트를 이용하여 4Bit 2진 병렬 가산/감산기를 구현 할 수 있다. 이때
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3(전전설3)4주차예비
    is = i+=i−= 0 가 성립한다.3. difference amplifier감산기로 불리는 회로의 모습이다. 저항의 값에 따라 스케일링 되겠지만 저항의 값을 이용하여 맞춘다면 ... & method)■실험장비 및 재료저항(register)전류의 흐름을 억제하는 소자를 말하며 저항에 전류가 흐르면 저항에 의하여 전압이 강하되어 열에너지가 방출된다.연산증폭기(Op-amp)사용 ... 수님실험조교 :실 험 일 : 2016년 4월 4일학 번 : 2012440이 름 : TOC \o "1-3" \h \z \u Hyperlink \l "_Toc414807352" Ⅰ
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2017.02.09
    다운로드 장바구니
  • 자료 표지
    Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator
    )< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit Adder)Materials & Methods (실험 ... 장비 및 재료와 실험 방법)실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서Inlab 1. 반가산기Project Navigator를 실행한다.New Project
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    CDS센서를 이용한 mp3 전원제어 발표자료
    CDS 센서를 이용한 mp3 전원제어 디지털 회로실험 2 조목 차 작품선정동기 블록도 회로도 비교기 감산증폭기 시뮬레이션 작품동작시연 문제점작품선정동기 생활하기 편하게 자동 ... 경우 - CDS 가 높은 저항값을 갖게 됨 .비교기 (Comparator) 비반전 입력단자에는 20k 기준전압 . 반전 입력단자에는 CDS 에 의한 전압 .감산증폭기 ... ( Difference amplifier ) 음악신호와 비교기에서 출력된 신호를 감산 .밝을 경우 . - CDS 가 낮은저항값 . - 비교기가 0V 출력 - 감산증폭기에서 음악신호가 그대로
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2014.03.28
    다운로드 장바구니
  • 자료 표지
    CDS센서를 이용한mp3 전원제어
    의 잡음이 섞여 선명한 음질이 출력되지 않음.? 결론 및 토의제출한 텀프제안서에서는 회로도에 비교기와 감산증폭기가 LM741로 되어 있었으나 사정이 생겨 LM324로 대체하여 실험 ... 고도 시간이 쫌 지나야 음악이 멈추었다. 그래도 우리가 실험시간에 배운 비교기와 감산증폭기 두 가지만으로도 간단하게나마 이렇게 만들 수 있다는 것이 신기하고 재밌었다. ... 이 멈추게 된다.? 블록도? 회로도? 비교기-비반전입력단에는 20k 기준전압을 반전입력단에는 CDS에 의한 전압을 넣어준다.? 감산증폭기- Audio Signal과 비교기에서 출력
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2014.03.28
    다운로드 장바구니
  • 자료 표지
    Exclusive-OR와 응용
    실험 4.Exclusive-OR와 응용1. 실험목적1. exclusive-OR 함수를 만드는 방법을 공부한다.2. 반가산기와 반감산기3. 이진비교기4. 패러티 생성기2. 기초이론 ... 를 사용하여 EOR의 논리식을 나타내면 다음과 같다.EOR는 패러티 생성기와 비교기와 같은 데이터 검사용 회로와 대수적인 회로를 구현하는데 있어서 중요하다.반가산기와 반감산기반가산기 ... 는 두 개의 입력 X, Y를 받아 다음의 두 개의 출력을 내보낸다.,여기서 C는 carry 비트를 나타낸다.반감산기는 두 개의 입력 X, Y를 받아 다음의 두 개의 출력을 내보낸다
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2009.04.30
    다운로드 장바구니
  • 자료 표지
    아주대 전자회로실험 예비1 부궤환 회로[학점A+]
    ) inverting op amp와 noninverting op amp가 어떻게 작동하는지 실험을 통해 알아본다.2) 실험이론1. 연산 증폭기- 연산 증폭기란 negative feedback ... 의 방법에 따라서 가산기, 감산기, 적분, 미분 등의 연산 기능을 갖게 할 수 있는 고이득의 직류 증폭기라고 한다.- 오른쪽 그림을 보면 terminal 1은 inverting ... 하면 가산기, 감산기, 적분, 미분을 할 수 있는 회로를 만들 수 있다.아래 그림은 연산증폭기를 사용한 가산기로, 출력 전압은V _{out} =- LEFT { LEFT ( {R
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2015.12.30
    다운로드 장바구니
  • 자료 표지
    디지털 회로 연산 예비보고서
    4. 디지털 연산 회로1. 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 ... 실험 (시뮬레이션)? 가상실험 결과ABAB00011011▶ 반가산기 회로도▶ NAND Gate를 이용한 반가산기 회로도ABAB00011011▶ 반감산기ABAB00011011▶ 전 ... adder and subtracter 의 회로도▶ 실험회로 1▶ 실험회로 2? 검토 및 문제점 분석이번실험은 반가산기회로와 NAND 게이트를 이용한 반가산기 회로, 반감산기회로, 전가산기
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2013.10.15
    다운로드 장바구니
  • 자료 표지
    아날로그 회로 실험 TermProject [자동문]
    되었다.이상적인 Op Amp의 특성은 다음과 같다.이번 term project에서는 Op Amp의 응용회로인 비교기를 사용하였다.비교기는 Op Amp의 응용회로 중 가, 감산기와 다르 ... 아날로그 회로실험 및 설계 term project과속방지턱 대체 자동문목 차□ 주제 선정동기□ 작품 소개□ 사용부품 datasheet□ 회로도 및 동작원리□ 결론 및 토의□ 출처 ... Amp를 접속한 비교기 회로를 지나 출력 된 신호에 의해 Motor제어가 이루어져 자동문이 개폐 동작을 하게 된다.이러한 자동문은 상점같이 불특정한 다수의 손님을 받아야 하는 곳
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2017.07.22
    다운로드 장바구니
  • 자료 표지
    가산기 결과보고서06
    의 차를 구해주는 감산기가 있다. 감산기도 연산하고자 하는 두 개의 이진수를 입력받아 받아 내림 한 결과 값과 계산의 결과 값을 출력한다. 감산기도 가산기와 마찬가지로 반감산기와 전 ... 감산기가 있다. 반감산기는 두 개의 입력과 두 개의 출력으로 이루어져 있고, 전감산기는 세 개의 입력과 두 개의 출력으로 이루어져 있다. 전감산기는 전가산기와 마찬가지로 반감산기 ... 2개로 이루어져 있으며 입력부분 중 두 개는 연산할 이진수를 입력받는 부분이고 나머지 한 부분은 또 다른 전감산기의 받아 내림한 결과 값이다. 따라서 마찬가지로 반감산기는 한 개의 비트연산 밖에 하지 못하는데 반해 전감산기는 여러 비트의 연산을 가능케 한다.
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2013.12.10
    다운로드 장바구니
  • 자료 표지
    기초실험및설계 : 가감산 회로 결과보고서
    회로의 실험 결과차등 증폭 회로(감산기)측정값9.96kΩ9.92kΩ99.6kΩ99.5kΩ표기값10kΩ10kΩ100kΩ100kΩ오차0.4%0.8%0.4%0.5%측정값1.00V17.2 ... 가감산 회로 결과보고서1. 가산 증폭 회로의 실험 결과가산 증폭 회로(가산기)측정값46.0kΩ46.0kΩ99.6kΩ표기값47kΩ47kΩ100kΩ오차2.13%2.13%0.4%측정값 ... 1.00V-4.18V계산값1.00V-4.33V오차0%3.46%입력 전압의 파형과 전압 크기 (=1V)출력 전압의 파형과 전압 크기 (=-4.18V)실험 내용에서는==50kΩ을 사용
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2012.06.18
    다운로드 장바구니
  • 자료 표지
    디지털실험 5 결과 실험 5. Multiplexer 가산 감산
    를 이용해 전감산기와 전가산기를 구성하는 실험이었다. 먹스의 특성인 데이터 선택기능을 이용해 가산기를 설계하는 것은. 소자 특성만 잘 이해한다면 논리 게이트를 이용한 것보다 더 ... 디지털 실험 결과보고서실험 5. Multiplexer 가산 감산실험 결과1.와 같이 회로를 연결하고 진리표를 작성하라.실험의 회로이다. 제일 왼쪽이 NOT게이트고 가운데의 2개 ... =0 의 결과 C=1 S=0A=1, B=1 Cin=1 의결과 C=1 S=1 전감산기가 필요한 경우를 보여주는 좋은 예, A+B=10이라 자리올림으로 올라가고 이전비트의 자리올림
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    OPAMP-1
    는 가산기(Add Circuit)와 입력 전압을 빼주는 감산기(Subtract Circuit)을 설계하여 확인하여 본다.Essential Backgrounds (Required ... 위와 같은 회로라면 원래 가산기는 이론적으로 계산해보면 -5.01285V의 결과를 나타내야 한다. 실험을 통해 나온 결과인 -5.12V와 비교하여 오차율을 구해본 결과를 보면 2 ... :1 감산을 보기 위하여 회로도에 나와있는 4개의 모든 저항의 값을 대략 동일하게 하여 실험을 진행하였다. (-)단자로 들어가는 입력의 DC값을 3V로 주었고, (+)단자로 들어가
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2016.04.06
    다운로드 장바구니
  • 자료 표지
    전가산기와 전감산기
    실 험 예 비 보 고 서실험 단원 및 제목전가산기와 전감산기검사란1) 실험 목적전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.2) 준비 ... 의 반가산기가 사용되고 있음을 알 수 있다. 그러므로 두개의 반가산기와 자리올림을 OR 게이트로 결합하여 다음과 같이 표현하기도 한다.2. 전감산기두개의 2진수의 뺄셈은 감수 ... (borrow) 이 생겼다는 사실은 계산단에서 출력되며, 바로 다음의 높은 단으로 입력되는 2진 신호를 써서 다음 높은 단의 한쌍의 비트에 전달되어야만 한다.전감산기가 이와 같은 역할을 한다
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,500원 | 등록일 2009.07.11
    다운로드 장바구니
  • 자료 표지
    2비트 전가산기 결과보고서
    0110.16v5.20v1005.20v0.16v1010.12v5.15v1100.24v5.20v1115.21v5.11v실험 (3)다음은 반감산기 회로이다. 회로를 구성하고 진리표 ... 를작성하라.입력값실험결과 사진(B,D)X=0 Y=0입력시X=1 Y=0입력시결과 해석실험3번의 경우 반감산기를 나타낸 회로로써, 이론에서 확인한바와 같이 출력값은 B=X?Y, D=bar ... 실험 (4)다음은 전감산기 회로이다. 회로를 구성하여 진리표를 작성하라.※ 본 실험의 경우 실험을 못해서 사진은 다른조의 결과를 참고하였습니다.A=0, B=0, C=0일때 S값A=0
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 자료 표지
    4장. 디지털 연산 회로 - 결과레포트
    4. 디지털 연산 회로1. 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 ... 및 디지털소자 리스트? 파워서플라이실험용 기기의 리스트오실로스코우프? 디지털소자의 리스트4. 실험? 회로구성도회로 종류회로 사진반가산기반감산기NAND Gate를 이용한 반가산기전 ... 가산기회로 종류회로 사진전감산기Half adder and subtracterFull adder and subtracter실험회로 1회로 종류회로 사진실험회로 2? 실험결과▶ 반가산
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 2,000원 | 등록일 2013.10.16
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] 실험2. VHDL을 이용한 가산기설계1
    과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... .Introduction조합회로의 특징과 기본적인 VHDL 코드작성법을 이용하여 4bit 전가산기와 전감산기를 구현해본다.Design① Describe what your circuit ... does이번 회로는 '4bit 전가산기&전감산기'이다. 즉, 1bit 2진수를 3개를 더하는(혹은 빼는) 회로를 4번 반복하는 회로이다.· 1bit 전가산기1bit 2진수 3개를 더
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22
    다운로드 장바구니
  • 자료 표지
    Multiplexer 가산-감산 예비보고서
    실험 제목 Multiplexer 가산-감산실험 목적[1] 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힘[2] 2개의 4-입력 Multiplexer를 감산기 ... )0000000111100101010001011011011100011111※시뮬해석실험3번의 경우 2번과 비슷하지만 153을 이용해 전감산기를 나타낸 회로로써, 두 개의 출력중 하나는 차를 발생시키는데 다른 ... 고, 에 연결한다.5. 전감산기(Full subtractor)74LS153 multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른 하나
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 전문가요청 배너
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 29일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:23 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기