• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(657)
  • 리포트(649)
  • 시험자료(5)
  • 논문(1)
  • 서식(1)
  • 자기소개서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

가산기 실험 4bit 감가산기 감산기실험 가산증폭기 실험 7483ic 감산기결과보고서
판매자 표지는 다운로드시 포함되지 않습니다.

"감산기실험" 검색결과 261-280 / 657건

  • 자료 표지
    Indophenol 적정법을 이용한 오렌지 쥬스의 환원형 비타민 C의 정량
    는 감산미가 적당하며 과즙이 많고, 육질이 유연하며, 향기가 강항 높은 품질의 과일로 평가받는다(2). 오렌지의 최대 생산국은 브라질이며, 발렌시아 오렌지를 세계에서 가장 많이 재배 ... 며, 수용액에서 수소가 해리되어 수용액에서 비타민C는 산성을 나타낸다(4). 환원형 비타민C는 2개의 탄소 사이에 2중결합을 갖고 OH기를 가져 산화제의 존재 하에 산화하는 성질 ... . Indophennol 적정법 등이 있다(5).그 중 Indophenol 적정법은 실험조작이 간단하여 많이 이용되었지만 착색된 시료의 경우 종말점을 파악하기 어렵고 또한
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 1,000원 | 등록일 2019.07.24
    다운로드 장바구니
  • 자료 표지
    Indophenol 적정법을 이용한 오렌지 주스의 환원형 비타민 C의 정량 분석
    는 감산미가 적당하며 과즙이 많고, 육질이 유연하며, 향기가 강항 높은 품질의 과일로 평가받는다(2). 오렌지의 최대 생산국은 브라질이며, 발렌시아 오렌지를 세계에서 가장 많이 재배 ... 며, 수용액에서 수소가 해리되어 수용액에서 비타민C는 산성을 나타낸다(4). 환원형 비타민C는 2개의 탄소 사이에 2중결합을 갖고 OH기를 가져 산화제의 존재 하에 산화하는 성질 ... . Indophennol 적정법 등이 있다(5).그 중 Indophenol 적정법은 실험조작이 간단하여 많이 이용되었지만 착색된 시료의 경우 종말점을 파악하기 어렵고 또한
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.07.26
    다운로드 장바구니
  • 자료 표지
    고려대 전기회로실험 12주차(47, 48, 51) 예비보고서
    는 주파수가 감소할 때 증가하며 주파수가 증가할 때 감소한다.RC회로에서는 위와 반대로 주파수와 전류가 비례한다.3. 실험 준비물(1) 기기- DMM- 함수발생기(2) 저항(1/2-W ... 하여theta =tan ^{-1} ((X _{L} -X _{C} )/R)#Z=R/cos theta 를 구한다.3. 실험 준비물(1) 기기- DMM- 함수발생기(2) 저항- 2kΩ, 1/2 ... -W 5% 1개(3) 캐패시터- 0.022mu F 1개(3) 인덕터- 100mH 코일4. 실험과정- 48-4a의 회로를 결선한다.- 전원을 연결하고 VAB=10Vp-p까지 함수발생기
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2018.01.04 | 수정일 2018.01.05
    다운로드 장바구니
  • 자료 표지
    가산기
    실험2가산기-결과 레포트-1. 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현하고 입력에 대한 출력 전압을 측정하여 다음의 표에 작성하고, 출력 단자에 LED를 연결 ... )0000.20.40055.00.40505.00.40550.23.65005.00.45050.13.95500.13.65555.03.63. 위의 실험에서 구현한 반가산기와 전가산기를 연결 ... 하여 만들어지는 2비트 덧셈기의 결과를 이론적으로 설명하라.->실험과정 5.3은 실험시간 부족으로 인해 실시하지 못하여 Pspice 시뮬레이션으로 실험해 보았다.시간B + AB
    Non-Ai HUMAN
    | 시험자료 | 8페이지 | 1,500원 | 등록일 2015.06.23
    다운로드 장바구니
  • 자료 표지
    Voltage Adder
    제어공학실험제목 : 가산기(Voltage Adder)회로목차1 . 실험 목적2 . 기본 이론3 . 실험 회로4 . 사용기기 및 재료5 . 실험순서 및 결과실험 2.가산기 회로 ... (Voltage Adder)1.【실험목적 】연산증폭기를 이용한 2입력 가산기 회로의 동작을 이해한다.2.【 기본이론 】가산기회로는 2개 이상의 신호전압을 대수합 또는 차를 얻는 회로 ... .5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다.가산 및 감산할 신호전압의 양은 몇 개가 있더라도 전부 저항을 통하여 병렬
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2017.03.13 | 수정일 2017.05.11
    다운로드 장바구니
  • 자료 표지
    가산기
    그리고 II = 0.000mA의 오차가 나왔습니다.*고찰1) 실험1에서의 회로에서 R₁R₂일 때 공급기 전압 V가 거의 R₂에 걸린다. 그 원인을 고찰하라.위의 식을 보면 알 수 ... 보다 에너지 소비량이 많으므로 공급기 전압이 R₂에 거의 걸린다고 볼 수 있겠습니다.2) 실험3에서의 회로에서 R₁R₂일 때 전원 전류 I가 거의 R₁에 걸린다. 그 원인을 고찰하라. ... *실험1. 전압 - 분배 공식R₁= 0.986kΩ, R₂= 9.9kΩ이고 V가 8V일 때, V₁과 V₂가 전압 분배공식이 성립이 되는지 알아보는 실험입니다.피스파이스로 사용
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2015.05.03
    다운로드 장바구니
  • 자료 표지
    OP-AMP 증폭실험 결과 보고서
    면, 감산기에서의 출력 전압은 두 입력 전압 사이의 차이에 비례한다는 것을 알 수 있다. 우리가 실험할 때에는V _{2}의 값이V _{1}보다 작아 출력전압이 음의값이 나왔으나,V ... 1. 실험 결과 및 분석(1) 반전 증폭기1) 그림 9-6은 그림 9-2를 실제 OP-AMP IC 와 맵핑시킨 그림이다.핀 번호에 주의하여 회로를 꾸며라. (1㏀ ,1㏀ )2 ... , 그리 나쁜 실험은 아닌 것 같다.▶ 반전증폭기는 출력이 입력의 180도 뒤집힌 파형이다. 즉 위상이 반대라는 말이다. 이것을 오실로스코프의 파형에서 관측할수 있다. ch1
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2016.03.19
    다운로드 장바구니
  • 자료 표지
    전전컴실험III 제04주 Lab03 OPAMP Post
    (0) Purpose of this Lab.이번 실험은 Operational Amplifier의 특성을 이해하고, 이를 활용한 가산기와 감산기를 설계하는 것을 목표로 한다.(1 ... 한다. 실험에서는 가중 가산기의 입력 값에 모두 아래의 Input을 인가시켰다. 따라서 출력 값의 진폭은 입력 값의 3배가 되어야 할 것이다.[그림 2][그림 3]실제 출력 값의 모습 ... 를 사용하여 설계하고 실험을 통하여 동작을 검증하시오.먼저 [1-1]의 가중 가산기와 같이 Input 값을 설정하였다. 즉 차동 증폭기의 두 입력 값에 같은 크기와 위상을 가지
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,500원 | 등록일 2017.02.05 | 수정일 2017.03.26
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-6주차예비
    of this Lab이번 실험은 1-bit 감산기와 4-bit 감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용 ... 이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 있다. 정확하게는 가산회로의 입력과 출력에 not gate만을 추가해준다. 그 결과 4-bit 감산기도 1-bit 감산기 ... 가산기(half-adder)에서는 고려되지 않았던 하위의 가산 결과로부터 Carry를 처리할 수 있도록 한 회로이다.-감산기전감산기는 입력변수 3자리의 뺄셈에서 차(D)와 빌려오
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    아주대 논회실 논리회로실험 실험3 예비보고서
    1. 실험 목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산기와 감산기 ... 으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전감산기 ... 7408, IC 7404를 이용하여 반감산기를 구성하고 동작을 확인한다.4. 두 개의 반감산기와 IC 7432를 이용하여 전감산기를 구성하고 동작을 확인한다.실험 결과 예상이 실험
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-6주차결과
    의 해석 및5.결론(Conclusion)6.참고문헌(References)1.Introduction.(1)Purpose of this Lab이번 실험은 1-bit 감산기와 4-bit ... , 4-bit 전감산기, 1-bits Comparator, 4-bits Comparator를 구현하여 Simulation한 실험 예상값과 실제 장비를 통해 실험한 결과값에 오차나 오류 ... 감산기와 비교기에 대한 작동원리와 이론적인 계산방법에 대해 알 수 있었다. 감산기는 전에 실험했던 가산기에 Inverter가 추가된 회로로 뺄셈을 계산하기 위해 2'의 보수를 취한
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    아주대 논회실 실험3 예비보고서.hwp
    1. 실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리 ... - 두 개의 반감산기와 OR gate(IC 7432) 사용4. 실험과정 및 예상 결과이번실험은, data sheet에 맞게 회로를 연결하여 반가산기, 전가산기, 반감산기, 전감산기 ... 를 이해한다.2. 실험이론1) Half adder(반가산기)※ S는 합(sum)을 나타내고 C는 올림수(carry)를 나타낸다. 이때 불린 equation에서 ?는 XOR게이트
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21
    다운로드 장바구니
  • 자료 표지
    디지털실험 5 예비 실험 5. Multiplexer 가산 감산
    디지털 실험 예비보고서실험 5. Multiplexer 가산 감산실험 목적1. 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2. 2개의 4입력 ... Multiplexer를 감산기로 사용하는 것을 익힌다.이론멀티플렉서(Multiplexer, MUX)멀티플렉서, 줄여서 먹스는 N개의 입력 데이터에서 1개의 입력만을 선택하는 소자이 ... 0=C _{IN}2C0=GND1C1=C _{IN}`2C1=C _{IN}1C2=C _{IN}`2C2=C _{IN}1C3=C _{IN}2C3=V전감산기(Full subtractor
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로 가산기 감산기
    를 나타낸다.실험 5. 예비 보고서 문제에서 구성한 전감산기를 구성하여 그 결과를 비교 검토하라.(a) logic diagramXYB1B2D ... 감산기의 조합으로 원하는 비트 단위의 데이터를 감산할 수 있는 병렬 감산기를 만들 수 있음을 보여준다.∏ 토의 및 결론 ∏조원과 협의가 잘 되어서 비교적 순조로웠던 실험이 ... XYCS0*************10실험 1. 예비에서 구상한 반가산기를 구성하고 그 결과를 비교 검토하라.XYCS000.09005.00.094.995.000.094.995.05
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17
    다운로드 장바구니
  • 자료 표지
    아주대 논회실 실험3 결과보고서
    은 트랜지스터가 들어가므로, 엄청 큰수의 계산을 할 수 있음에도 불구하고 크기가 작은 것 같다.실험3. Half Subtracter(반감산기)1) 실험과정 및 결과실험3. Half ... 다.2) 고찰이번 실험은, 반감산기를 구현하고 확인해보는 실험으로써, XOR(IC 7486) gate 와 AND(IC 7408) gate 그리고, NOT(7404) gate를 사용 ... 하여 2input의 2bit의 뺄셈 연산을 회로를 통해 구성하는 실험이었다. 사실 전감산기는 3input 뿐만이 아니고 반감산기를 n개를 붙이면 (n+1)input 2bit 뺄셈
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21
    다운로드 장바구니
  • 자료 표지
    4비트 전감가산기 설계결과보고서
    0)※ 1Bit 전가산기(FA)3) 4비트 전감산기- 일반적으로 뺄셈은 보수의 덧셈으로 변환하여 수행할 수 있다. 예를 들어 뺄셈 A-B는 A+(B의 2보수)와 같이 B에 대한 2 ... 의 보수(2's complement)를 취하여 A에 더함으로써 계산할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않고 가산기를 감산기로 사용한다.4비트 전감 ... 가산기 설계- 설계방법 : 2의 보수나 1의 보수를 사용하여 감산연산을 없애고 적당한 보수기와 가산기만을 이용한다.- 2의 보수 : 1의보수를 취하고 최하위 비트에 1을 더하여 얻
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 자료 표지
    기초전자공학실험2 Adder (가산기)
    기초전자공학실험21.TitleAdder (가산기)2.Name3.AbstractHalf Adder 와 Full Adder를 작성하고 Full Adder를 이용해서 4bit ... Digit Adder를 구현한다. Full Adder를 응용하여 2 bit Subtractor(감산기)를 구현한다.4.BackgroundHalf Adder (반가산기)컴퓨터로 이진숫자 ... 계산시간이 많이 걸린다는 단점을 갖는다.[4비트 리플캐리 가산기]출처 : 디지털 가상 실험실 (Digital Virtual Laboratory) - http://princess
    Non-Ai HUMAN
    | 리포트 | 34페이지 | 1,000원 | 등록일 2014.07.09
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3(전전설3)3주차예비
    의 크기가 같다면 입력 전압의 합으로 나타난다.4. difference amplifier감산기로 불리는 회로의 모습이다. 저항의 값에 따라 스케일링 되겠지만 저항의 값을 이용 ... (Instrument & method)■실험장비 및 재료함수발생기 (Function Generator)함수발생기란 전자 신호인 파형을 발생시키기 위한 장치이다. 보통 규칙적인 파형에 대한 ... 짜리 소자로 연산 기능을 수행한다.■실험방법납땜을 이용해 op-amp를 이용한 실험 회로를 구현하고 함수발생기를 이용하여 인풋 전압을 주고 오실로스코프를 이용해 결과를 측정
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2017.02.09
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험3 예비보고서
    1) 실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기 (substractor)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 ... 에 따른 Truth Table을 작성한다.실험 예상 Truth TableXYDB0000011110101100Part 4. Full Subtractor(전감산기)1. XOR gate 2 ... _{out}이 1이 된다면 다음 계산의C _{i`n`}이 1이 되어 반가산기로는 표현할 수 없으므로 전가산기를 이용하여야 된다.Half Subtracter (반감산기)논리게이트
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02
    다운로드 장바구니
  • 자료 표지
    아주대 기초전기실험 실험결과10 연산 증폭기와 파형 발생기
    이 같아지는 Voltage follower 회로와 같은 동작을 띄게 된다.● 실험 10-2: 가산기와 감산기가산기 회로v _{1}=1v, v _{2}=1v 일때 가산기 회로 시뮬레이션 ... 실험 10. 연산 증폭기와 파형 발생기● 실험 10-1: 반전 증폭기의 입출력 전달 특성V=0.1v일때 반전 증폭기 회로V=0.1v일때 반전 증폭기 시뮬레이션V=1v일때 반전 ... 이기 때문이다. 또 +,-단자를 바꾸면 앞에서 실험한 반전 증폭기처럼 동작 한다.2. 입출력 전달 특성의 기울기와 전압 이득, 저항 R_1, R_2 사이의 관계는? 위상 반전
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.10.04 | 수정일 2017.08.03
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 26일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:55 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기