• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(657)
  • 리포트(649)
  • 시험자료(5)
  • 논문(1)
  • 서식(1)
  • 자기소개서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

가산기 실험 4bit 감가산기 감산기실험 가산증폭기 실험 7483ic 감산기결과보고서
판매자 표지는 다운로드시 포함되지 않습니다.

"감산기실험" 검색결과 221-240 / 657건

  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator
    한다. 산술 연산 논리와 비교기에 대해 행위수준 모델링 또는 module instatiation을 이용한 구조적 설계 등을 실험하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성 ... 한 후 장비로 동작을 확인한다.2. 실험 이론2.1. Adder가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 논리 장치뿐만 아니 ... 의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 사용한다. 다른 숫자의 부호 표현의 경우 더 복잡한 가산기를 필요
    Non-Ai HUMAN
    | 리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    연산증폭기를 이용한 미분기와 적분기
    을 하였었는데 우리팀끼리만 했을 때와 달리 실험이 훨씬 더 빨리 끝낼 수 있었던 것 같다. 다음 실험 시간에는 책에 나오지 않은 가산기와 감산기를 실험을 하게 된다. 비록 책에는 실험 ... 실험 제목 : 연산증폭기를 이용한 미분기와 적분기1. 실험 목적연산증폭기를 이용한 미분기와 적분기의 동작을 설명하는 데에 있다. 미분기는 파형의 모든 지점에서 선분의 순간적 기울 ... . 검토 및 토의이번 실험에서는 연산증폭기를 이용하여 미분기와 적분기를 실험 하였다. 실험을 했을 당시에는 이론 시간에 배우지 않았던 내용이라서 조금 이해가 잘 되지가 않았으나 팀원
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2017.12.19 | 수정일 2018.02.07
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-비교기-MUX-ALU-결과보고서
    논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1 ... ) 소스 코드ALU MainPackage(2) 테스트 벤치 코드(3) Wave Form3. 고찰(1) 조원1의 고찰주어진 산술논리연산장치(이하 ALU)를 가산기능에서는 함수를, 감산
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    감산기 결과보고서
    실험제목: 감산기(결과보고서)- 목 차 -1. 예비조사 및 실험 내용의 이해1.1 감산기(Adding Machine)란?1.1.1 반감산기(half-subtracter ; H.S ... .S)1.4 구동방식 (VHDL)1.4.1 반감산기(half-subtracter ; H.S)1.4.2 전감산기(full subtracter ; F.S)2. 실험내용 및 결과0.0 ... . 실험 1 (Design Schematic)- 반감산기(half-subtracter ; H.S) -1.1. 실험 2 (Design Schematic)- 전감산기(full s
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2009.05.03
    다운로드 장바구니
  • 자료 표지
    8)OP-AMP
    .981-2%2k11.955.9756-0.42%3k13.026.5112-45.75%※은로 계산하였다.3. 오차의 원인이번 실험에서 가산기와 감산기에서 오차가 매우 크게 나타났다. 원래 ... 1. 실험 결과 & 2. 결과 해석반전 증폭기(2) 741에 전원을 공급하고, 입력 단에= 1 [V], 60 [Hz]의 정현파를 인가할 때 출력 파형을 오실로스코프를 이용 ... 을 이론적으로 구할 수 있었다. 실험에서는 위상은 반전되지 않고, 진폭은 3배 4배가되는 파형을 볼 수 있었다.[표 8-2] 비반전증폭기전압이득(측정)전압이득(계산)오차1k2.082
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2012.01.21
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 3. 2비트 전가산기 예비
    기 회로이다. 회로를 구성하고 진리표를 작성하라.4) 다음은 전감산기 회로이다. 회로를 구성하여 진리표를 작성하라.5) 2 bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성 ... *예비보고서*실험주제실험 3. 2비트 전가산기조13조1. 실험 이론- 목 적1) 반가산기와 전가산기의 원리를 이해한다.2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이 론 ... 000000110101011010011010110011113. 실험 방법1) 다음 회로를 구성하고 진리표를 작성하라.2) 을 확장하여 다음 회로를 구성하고 진리표를 작성하라3) 다음은 반감산
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    인코더와 디코더 실험 레포트
    실험10. 가산기와 감산기 회로1. 실험목적① 인코더의 의미와 동작 이해② 디코더의 의미와 동작 이해③ 인코더와 디코더의 응용 능력 배양2. 배경이론-인코더① 입력을 특정의 부호 ... 디코더)을 이용하여 전가산기 회로를 설계하고 실험을 통하여 그 결과를 확인하시오.(4) 7447을 이용하여 2진수를 10진수로 표현하시오.⑤실험결과입력출력DCBAabcdefg10 ... 다.실험(3)에서는 디코더를 이용한 전가산기 회로 설계 설힘이었는데, 회로도를 보면 알 수 있듯, 기존의 AND, OR, NAND, NOT 등 게이트와는 다르게 16개의 핀이 있다. 1
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.05.01
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비 3
    1. 실험 목표 - 기본적인 Gate의 조합논리회로로써 반가산기, 전가산기, 반감산기, 전감산기를 구성해본다. - 진리표와 비교하여 결과를 확인해본다.2. 실험이론① 반가산기 ... 반가산기(Half adder)는 가장 간단한 가산기로써 1비트 연산으로 2개의 오퍼랜드 A와 B를 더하여 2비트 합을 구한다. 그 합은 십진수로 표현시 0(00)부터 2(10)사이 ... 다.표현식에 따른 반가산기의 게이트수준 회로도와 진리표는 아래와 같다.② 전가산기 반가산기가 존재하지만, 실제로 한 비트만을 더하는 연산은 비중이 작다. 한 비트 이상을 갖는 오퍼랜드
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2018.10.08
    다운로드 장바구니
  • 자료 표지
    기초회로실험 결과보고서 신호모델및해석
    수준이다. 연산증폭기는 단일 부품으로서 패키지되기도 하고, 복잡한 집적회로의 요소로서 쓰이기도 한다.이번 실험에서 사용할 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖 ... 흐르는 전류의 합은 R4 에 흐른다. 그러므로만약 저항값이 모두 R1 = R2 = R3 = R 이라면즉 출력은 입력을 대수적으로 합한 것과 같음을 알 수 있다.감산기감산기는 두 신호 ... 크기의 차를 출력하는 증폭기로써위 두식을 연립하여 V3 를 제거하면이 식에서 알 수 있듯이 두 신호의 차가 출력된다.실험 방법반전증폭기(1) 핀번호에 주의하며 회로를 꾸며라.(R
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2017.11.17
    다운로드 장바구니
  • 자료 표지
    전자회로 실험 CMRR 및 연산증폭기 자료조사
    의용 전자 및 실험 레포트CMRR 및 연산증폭기목 차1. 연산 증폭기 ( OP-Amp )11.1 연산 증폭기 ( Operational Amplifier )란? 11.2 OP ... 63.2 가산기73.3 감산기 83.4 적분기와 미분기93.5 필터 회로 103.6 전압 비교기133.7 Voltage follow 회로 143.8 구형파 및 삼각파 발생기 ... 전류가 작은 Op-Amp를 쓰는 것이 좋다.3) 감산기[그림 6] 입력이 여러 개인 감산 증폭기 회로[그림 7] 입력이 두 개인 감산 증폭기 회로[그림 8] 적분기 회로도4
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 1,000원 | 등록일 2018.06.20 | 수정일 2018.09.15
    다운로드 장바구니
  • 자료 표지
    반가산기와 전가산기 - 결과
    을 키운다.- 실험의 개요 -2진 연산에 따라서 계산 값과 자리올림을 나타낼 수 있는 반가산기와 전가산기를 회로에 적용하였을 때의 출력이 어떻게 나타나는지 확인하고, 이와 더불어 반감산 ... 기와 전감산기, 2bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하여 확인해 보았다.- 실험 회로 및 실험 결과 -ABSC00011011(1) 다음 회로를 구성하고 진리표 ... 하게 나타난다.* 실험 결과를 이용해 가산기 및 감산기의 출력을 부울대수 식으로 유도하라.1. 반가산기S = A'B +AB'C = AB2. 전가산기S = A'B'C + A'BC'
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [4주차 결과] 레포트
    는 방법을 익힌다. 테스트밴치를 이용해서 각 가산기들이 잘 작동하는지 시뮬레이션을 갖고 실제 실험에서 이것을 키박스와 연동시켜 실제로도 같읕 작동을 하는지 파악하는게 이번실험의 핵심 ... 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 이용한다.전가산기전가산기는 반가산기 2개와 논리합 ... 다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2. Results of this Lab (실험 결과)첫번째 실험1비트 반가산기
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    [실험 9]op-amp 증폭 실험
    ] 가산기 회로[그림4] 감산기 회로3.0 실험 진행 및 결과1. 반전증폭기(1) 위와 같이 회로를 꾸민다. (R1 = 1K , R2 = 1K )(2) 741에 전원을 공급하고 입력단 ... 과의 차이가 적어 성공적인 실험이었다.4. 감산기위의 결과로 다음의 식을 만족함을 알 수 있다.V _{out`} `=` {R _{2}} over {R _{1}} (V _{2} -V ... 을 이해한다. 이를 바탕으로 실험 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.2.0 실험 과정[그림1] 반전증폭기 회로[그림2] 비반전증폭기 회로[그림3
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2016.11.11
    다운로드 장바구니
  • 자료 표지
    기초회로실험-lab11.실험: OP Amp의 특성
    시키는 증폭시키는 증폭기로, 고증폭도를 가지며 아날로그 신호의 가산, 감산, 적분 등의 연산이 가능한 증폭기를 말한다. 어떤 용도로 사용하느냐에 따라 목적(기능)이 달라지며, 공급 ... )과 마찬가지로 이상적인 연산증폭기란 전제하에서는, 전압이득은 신호원의 전압파형과 주파수에 무관하게 식 (2)로 주어진다.Chapter 2. 실험과정과 실험값실험과정 :가 .op amp ... 를 관찰한다.다.이 회로를 구성하고 함수발생기와 오실로스코프를 연결한다. 나의 실험과 동일한 과정으로 실험을 한다. 출력 전압 크기가 낮은 주파수에서 일정하게 유지되다가, 어느 주파수
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.03
    다운로드 장바구니
  • 자료 표지
    디지털 실험 텀프로젝트(vending machine)
    에 0이 출력되고 반환LED에 불이 켜진다.합성/분석관련 기술지금까지 실험했던 내용들을 토대로 응용을 하고자 생각해보니 우리에게 친숙한 자판기를 설계하면 좋겠다는 생각이 들 ... 을 빼줄 수 있는 감산기 그리고 거스름돈을 출력하는 7-segment display를 이용한다.제작설계 계획-입력*돈 입력 버튼 : 1개의 버튼을 사용, 각각 100원으로 정의 ... 보다 작을 때 표시를 한다.스위치를 통해 D-FF을 사용한 카운터를 이용하여 금액을 저장한후 비교기를 이용하여 음료의 가격과 비교한다.입력된 돈이 음료 가격보다 크다면 감산기에서 뺄
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 4,000원 | 등록일 2016.11.30
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard
    . 서론1. 실험 목적논리 연산 OR, XOR에 대해 알아보고 OR 게이트와 XOR 게이트의 작동을 확인한 후 이를 이용하여 반가산기와 전가산기를 제작한다.2. 실험 이론2.1 ... 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 사용한다. 다른 숫자의 부호 표현의 경우 더 복잡 ... 40]에서 확인할 수 있듯이, 전가산기의 두 입력을 High 또는 Low에 연결했을 때 그에 따른 이론적인 출력값(진리표)과 LED의 점등 여부(실험 결과)가 일치한다. 이로써
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    4비트 전가산기 감산기 설계
    0111 0101 1 0010 1 4bit 전감산기 예제4 장 . 설계 ( 실험 ) 결과 전가산기 (Full Adder) 의 Behavioral Module Modeling Begin ... 을 14 장 . 설계 ( 실험 ) 결과 3. 4 bit 감산기 4 bit 감산기의 Behavioral Module Modeling  코드의 사용은 이론에서 설명4 장 . 설계 ... ( 실험 ) 결과 3. 4 bit 감산 기 - Test Bench w aveform - Test Bench Waveform Simulation 을 이용한다 . 파란 부분을 클릭
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 2,000원 | 등록일 2010.09.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    인하대학교 전자공학과 기초실험1 예비보고서 OP-AMP를 이용한 복합 증폭
    과 같이 된다.Vo = V2 - V1그래서 출력전압은 V2 와 V1 의 차가 된다. 이러한 회로는 단위이득(이득이 1.0) 아날로그 감산기라고 한다.?실험 계획-실험 장비 ... : 오실로스코프(1대), 펑션제너레이터(1대), 파워서플라이(1대), 멀티미터(1대), 브레드보드(1대)-실험 부품 : LM358(모델명)?실험 예상 결과가산 증폭기 :R1=50kohm R ... 기초실험1 예비보고서학과학년학번조성명전자공학과2학년121312823조김영호실험 제목OP-AMP를 이용한 복합 증폭?실험 목적이번 실험에서는 OP-AMP 증폭의 다양한 기능에 대하
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2017.10.15
    다운로드 장바구니
  • 자료 표지
    전가산기와 전감산기
    1. 실험 목적1) 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.2. 실험계기 및 부품▶ CRO- 1대▶ 전원 (5 V, 50 ㎃)- 1 ... ?B< 그림 3 > 전가산기의 논리회로와 논리식입 력출 력ABCSC0000000110010100110110010101011100111111< 그림 4 > 전가산기의 진리표3) 전감산 ... 기- 앞에서 살펴본 반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 뺄셈은 보수를 사용하는 방법 외에 감산기를 사용하여 직접 2진수로 감산할 수 있다. 감산의 법칙
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23
    다운로드 장바구니
  • 자료 표지
    디지털실험및설계 예비7(연산 회로)
    디지털 논리실험 및 설계#7 연산 회로 (예비)담당교수님 : 교수님제출일자 : 2015. 05. 11조 :학번 :이름 :1. 실험 이론(1) 반가산기반가산기는 이진법으로 표시 ... _{0}S0000001001100011101000101011101011011111그림2.1) 진리표(3) 반감산기반감산기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이 ... 으로 해야된다. 즉, 반가산기와의 차이는 NOT의 여부에 따라 구분할 수 있다.그림3)은 반감산기이다. 그림3.1)은 진리표이다.그림3) 반감산기ABDBR0000011110101100그림
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2015.12.05
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 26일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:14 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기