"감산기실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기 실험 4bit 감가산기 감산기실험 가산증폭기 실험 7483ic 감산기결과보고서

판매자 표지는 다운로드시 포함되지 않습니다.

"감산기실험" 검색결과 321-340 / 657건

실험6. 반가산기와 전가산기 결과

.257[V]00.032[V]101115.064[V]00.121[V]14.512[V]111100.187[V]14.213[V]14.504[V]□ 고 찰이번 실험은 가산기 및 감산기 ... 게 나왔다.3번 실험은 반 감산기를 구성하는 실험으로 X에서 Y를 뺀 결과를 얻을 수 있다. 두 번째 결과를 보면 0-1인데 결과는 1, 1인 것을 볼 수 있다. 이것 ... 은 OVERFLOW가 발생한 것으로 보여진다.4번 실험은 반감산기 두 개를 붙여 전감산기를 구성하는 실험이다. 계산 방법은 X-Y-BN-1이다 결과의 2, 3, 4, 8번은 OVERFLOW

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
Lab#04 Combinational Logic Design 1

이다. Adder의 Sum과 Carry처럼 Difference와 Borrow의 output을 가지며전감산기 진리표ABBinDBout ... 다. Inlab4. 4bit Comparator195. Disscussion21가. 실험 결과 해석21나. 개선점226. Conclusion237. Referrence241 ... 수학적인 계산은 조합 논리로 구성하고 처리 순서를 조절하는 데는 순차 논리를 쓰는 식이다.2) Half Adder반가산기는 Input A, B를 더해서 합인 Sum와 올림수

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Multiplexer 가산-감산

*************11011001001011101101011100비고 및 고찰이번 실험은 2개의 4입력 Multiplexer를 이용하여 전가산기와 전감산기를 구성해 보는 실험이었다.우선 이번 실험의 이론적인 전가산기와 전 ... 감산기에 대하여는 2장의 실험에 대해 어느정도 배웠기때문에 시스템을 이해는 측면에서는 쉽게 접근할수 있는 실험이었다. 다만 153과 151의 소자에 대하여 이전에 사용해 보지 않 ... B=1 Ci=1입력시결과 해석실험2번의 경우 전가산기의 회로를 실험한 것으로 A,B,Ci의 입력에 대하여 하나는 합,하나는 케리를 출력하는 시스템이다. 위의 결과를 보면 A가 0

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
디지털실험 15예비 up/down counter

해 보아라.실험 13과 이번 실험에서 보았듯이 가산 카운트를 위해서는 Q`를 다음 플리플랍에 클락으로 입력하여 Q가 감소할 때 다음값이 반전되도록 하고 감산의 경우에는 그 반대로 한다 ... . 책은 반대로 되어 있는데, 이것은 클락이 버블을 거쳐 입력되거나 Q`가 정상적인 출력을 나타내는 것으로 생각된다. 실험 2번이 이미 컨트롤 입력에 따라 가산/감산 카운터를 스위칭 ... 지만 시뮬레이션 결과 동작하지 않았다. 지연시간 차이에 따른 오차로 보인다.실험 준비물7400, 7404, 7472, 7476, 74169, 전원공급기, 오실로스코프, 함수발생기.실험

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
판매자 표지

비동기식 카운터

-4를 완성하라.③ 그림 12-9의 비동기식 10진 카운터 실험회로에서 로직펄서 대신 CK 단자(핀번호 1번)에 구형파 발진기 3을 접속하고 발진기의 출력을 5(V _{P-P ... 1. 목적(1) 카운터의 동작원리를 익힌다.(2) 비동기 카운터를 통하여 플립플롭의 응용방법을 익힌다.(3) 가산 카운터와 감산 카운터의 차이점을 익힌다.(4) 비동기식 Mod ... 플롭을 클리어(Clear)시켜 맨 처음의 상태 0000으로 되돌아가게 됩니다.3. 실험 순서 (주의사항)각각의 TTL에 핀 번호를 잘 보고 V _{CC}(5V), GND(0V

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2016.11.10

다운로드 장바구니
기초회로실험 예비 - OP-AMP 증폭실험 [2013년 성균관대]

을 확인한다.2. 실험 준비물멀티미터 1대직류 전원 장치 (DC Power Supply) 1대오실로스코프 1대함수 발생기 (Function Generator) 1대저항 (1kΩ 4 ... 수 있다.4. 감산기감산기는 두 신호 크기의 차를 출력하는 증폭기로서{V _{1} -V _{3}} over {R _{1}} = {V _{3} -V _{out}} over {R ... }} over {R _{1}} (V _{2} -V _{1} )이 식에서 알 수 있듯이 두 신호의 차가 출력된다.4. 실험 진행1. 반전증폭기(1) 그림 9-6은 그림 9-2를 실제

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05

다운로드 장바구니
실험3 예비보고서

실험 3. Adder & Subtractor1. 실험 목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이 ... 를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 이론Karnaugh mapkarnaugh map이란 진리값표의 각 값을 여러개의 작 ... .(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리표] [B의 카노맵] [D의 카노맵]입력출력xyBD000(0)0(0)011(1

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
판매자 표지

3.가산기와 감산기[예비]

면 위의 회로가 전가산기로 동작함을 알 수 있다.3. 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.입력출력XYBD*************100회 ... 로도시뮬레이션☞ 시뮬레이션 결과가 진리표의 값과 일치하므로 위 회로가 반감산기로 동작함을 알 수 있다.4. 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 ... 000110110011011001회로도시뮬레이션☞ 시뮬레이션 결과가 진리표의 값과 일치하므로 위 회로가 전감산기로 동작함을 알 수 있다.5. 반감산기를 이용하여 전감산기를 구성하시오.- 전감산기의 출력 D

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
가산증폭기

에 비례하는 감산 증폭기가 된다.3. 결과1. 실험회로 1을 구성하시오2. V1과 V2를 오실로스코프 CH1과 CH2로 측정하시오.Pspice에 의한 시뮬레이션 결과와 비교 검토하시오 ... 가산증폭기(Summing amplifier)Report?내용1. 실험 목적(1) Summing amplifier회로를 설계하여 특성을 직접 확인하고 이해한다.(2) 오실로스코프 ... ]의 회로에서 세 입력의 평균은가 된다. 만일 R1 = R2 = R3 = RF / 3 이면 이들 세 입력신호의 평균치를 구할 수 있다.[그림 ] 차동 증폭기◎ 감산 증폭기

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2012.12.12 | 수정일 2020.11.25

다운로드 장바구니
OPAMP 증폭실험-예비

를 통해 이론에서 해석했던 내용을 확인한다.2. 실험 준비물. 멀티미터 1대. 직류 전원 장치 ( DC Supply power ). 오실로스코프, 함수 발생기. 저항 1kΩ(4개 ... =R 이라면즉, 출력은 입력을 대수적으로 합한 것과 같음을 알 수 있다.④ 감산기․ 감산기는 다음 그림과 같이 나타낸다.[그림 8-5] 감산 증폭기감산기는 두 신호 크기의 차 ... 를 출력하는 증폭기로서위 두 식을 연립하여 V3를 제거하면4. 실험 진행 및 결과(1) 반전증폭기ㄱ. 회로책 그림 9-6을 실제 OP AMP IC와 맵핑시킨 그림이다. 핀 번호에 주의

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2012.11.04

다운로드 장바구니
기초실험및설계1 예비보고서(OP AMP를 이용한 복합 증폭)

}의 차가 된다. 이러한 회로는 단위이득(이득이 1.0)인 아날로그 감산기라고 한다.* 단일입력 차동증폭기 : 단일입력단자에만 신호를 가하고 다른 입력단자는 접지시킨 증폭기를 말 ... 예 비 보 고 서학 과학 년학 번조성 명실험 제목Op Amp를 이용한 복합 증폭1. 실험 목적본 실험에서는 보다 다양한 기능의 OP-AMP 증폭에 대해 공부한다.※ 실험 장비 및 ... 부품- 실험 장비 : 오실로스코프(1대), 펑션제너레이터(1대), 파워서플라이(1대), 멀티미터(1대), 브레드보드(1대)- 실험 부품 : LM358(모델명)2. 기본 이론

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

다운로드 장바구니
실험7예비

예 비 보 고 서학 과학 년학 번조성 명전자공학과23실험 제목비반전 증폭기를 이용한 가/감산 회로1. 실험 일자 : 2011년 11월 7일 (월) 15:00 - 16:502 ... . 실험 이론(1) 비반전 증폭기의 특징① 입력과 같은 특성의 출력이 얻어진다.② 입력 임피던스를 높일 수 있다.③ 비반전의 출력을 부트스트랩에 사용할 수 있다.⑤ 반전측의 입력 단자 ... ) 비반전 측에서의 평균값 회로비반전 측에서 가산기비반전 측에서의 평균값 회로가감산 회로이득 A가 충분히 크므로이다.m=n 이면,(3) 비반전 증폭기의 교류 결합비반전 증폭기의 원리도

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.11.18

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 를 이용하여 ALU를 설계해본다.2. 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A ... - B감산011Y = A + 1A의 증가100Y = A and BAND101Y = A or BOR110Y = A xor BXOR111Y = not ANOT(1) 동작적 표현1

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
05 논리회로설계실험 예비보고서(조합회로)

논리회로설계 실험 예비보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 에 대해 알아보고 이를 이용하여 ALU를 설계해본다.2. 예비 이론(1) 비교기두 이진수의 크기를 비교하는 조합 논리회로로 비교를 통해서 생성되는 결과는 AB, A=B 가 있 ... 다. 비교기를 N개 사용하여 N비트 비교기를 만들 수 있다. N비트 비교기는 두 수의 최상위 비트(MSB)부터 두 수를 비교한다. 같다면 차상위 비트를 비교해간다. 비교 결과가 크

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
디지털 로직 실험 가산기와 크기비교기

실험 11 가산기와 크기 비교기1. 실험 목표□ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기 ... 의 설계.2. 사용 부품7483A 4비트 2진 가산기7485 4비트 크기 비교기7404 6조 인버터LED 5개4조 DIP 스위치 1개저항: 330Ω 5개, 1.0㏀ 8개3. 실험 ... 을 빼고, 자리 올림을 한 하위자리는 3을 더한다.이번 실험은 가산기와 크기 비교기를 이용하여 BCD코드와 Excess-3 코드(3초과 부호) 회로를 구성하는 실험이었다. 이번 실험

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
실험9. Multiplecxer 가산-감산 결과

0000000111010110110110010101001100011111실험3은 74513 멀티플렉서를 가지고 전감산기를 구성하는 것이다.감산기 역시 입력이 세 개 출력이 두 개다. 74153은 멀티플렉서 두 개를 포함하므로 하나는 S ... 실 험 목 적◎ 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.◎ 2개의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다.□ 실 험 개 ... 된다. 적절한 접속은와 같이 연결되고,에 연결한다.74LS153 multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른 하나는 자리빌림을 발생

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
디지털실험 - 4비트 전감가산기 설계 결과레포트

의 결과값 사진들☞ 비고 및 고찰이번 실험은 4비트 전감가산기 설계하는 방법을 익히고, 반가산기, 반감산기, 전가산기, 전감산기 각각의 기능 및 주요한 차이점을 비교 분석 해 봄 ... 의값들은 1이 출력 됨을 알 수 있었다.S=1 일 때는 감산기 기능을 가지고 S=0 일 때는 가산기 기능을 가지는데, 어떻게 실험적으로 증명하여 보았냐면, 위 결과 사진들의 ... 면 쿼터스에서 코딩된 데이터가 자동적으로 modelsim에 필요한 데이터로 변환되며 input값을 입력하고 시뮬레이션을 돌리면 결과를 얻을 수 있다.① S=1 (감산기)② s=0 (가산기

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
산술논리연산 (결과)

시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과 표6.오 차 요 인7.결 론8 ... .참 고 문 헌9.조 원 의 견산술 논리 연산(결과)1호서대학교 시스템제어공학과(S.N:27)목 적이번 실험의 결과를 통하여 반가산기, 전가산기의 개념과 BCD 가산기와 크기 비교 ... 으로부터 간략화 된 Ci+1과 Si 의 논리식을 구하면,위 식과 같이 되고, 그림 6-2(d) 과 같이 논리회로를 구성할 수 있다.(2). 반감산기와 전감산기반가산기, 전가산기와는 반대로 반

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
홍익대학교 기계시스템공학실험 역설계와 3D printer 실험 보고서

역설계 실험 결과보고서Reverse Engineering Result Report1. 실험 목적본 실험은 역설계(Reverse Engineering)의 기본 원리와 기술을 이해 ... 을 사용함으로써, 선삭 또는 가공과 같은 감산 프로세스에 보다 형상 복잡성에 대한 자유도가 크게 향상된다. AMT는 주로 단기 프로토타입(Rapid Prototyping)을 제조 ... 을 얻을 수 있다. 또한 측정 대상물의 크기와 형상에 따라 스캐너의 수를 2대에서 16대 까지 자유롭게 조절할 수 있는 것이 특징이다.EzScan은 촬영시간이 0.7초로, 그 후

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2017.02.23

다운로드 장바구니
실험6. 반가산기와 전가산기 예비

. 다음은 반감산기 회로이다. 회로를 구성하고 진리표를 작성하라.그림 6XYBD000110114. 다음은 전감산기 회로이다. 회로를 구성하여 진리표를 작성하라.그림 7XYBn-1 ... 실 험 목 적◎ 반가산기와 전가산기의 원리를 이해한다.◎ 가산기를 이용한 논리회로의 구성능력을 키운다.□ 이 론2진수 체계는 모든 디지털 시스템의 기초이다. 디지털 회로 ... (Carry=1)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타낸다. 따라서 exclusive-OR 게이트는 때때로가산기라 불린다

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기