"Logic Gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설 adder 논리회로 FPGA verilog HDL 4 bit Adder basic gates 기초디지털실험 논리회로설계실험 전전설2 logic 연산과 gate 인하대 vlsi

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic Gate" 검색결과 61-80 / 1,003건

[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보 ... logic gates are there in one of our FPGA(XC3S200, Spartan 3 Family, Xilinx)? Refer to the attached ... datasheet.Ans:230,400 gatesSol:Programmable logic gates의 개수는 메모리 소자를 제외하고 2-input NAND를 이용해 동일한 기능

Non-Ai HUMAN
| 리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
서강대학교 디지털논리회로실험 2주차 결과보고서

1. 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates ... 하며 AND와 OR logic 출력에 inverter symbol를 추가한 형태로 각각 NAND, NOR gate를 나타낸다. TTL에서는 입력과 출력에 대해 각각 최대, 최소전압 ... 를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-01 Design with TTL gates작성일: 20.09.061. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 화하여 신호를 전달하므로 주변 잡음에 의한 데이터 변형의 가능성도 상당히 적다.디지털 설계의 방식에는 크게 두 가지가 있다. 먼저, Standard logic IC를 이용하는 경우 비교

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
아주대학교 논리회로실험 / 1번 실험 예비보고서

1주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 1. Basic Gates1. 실험 목적1. Logic Gate ( AND, OR ... , NOT, XOR, NOR, NAND )를 이해한다.2. Logic 회로 구성 법칙인 진리표, 불대수, Logic Diagram에 대해 이해한다.3. 드 모르간 (De Morgan ... 하는 전자회로를 논리회로라고 한다.논리값(Logic Value)Digital Logic에서는 물리량 대신 논리값을 사용한다.Low낮은 전압 신호 (0 V), 논리 0으로 해석Logic

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 화하여 신호를 전달하므로 주변 잡음에 의한 데이터 변형의 가능성도 상당히 적다.디지털 설계의 방식에는 크게 두 가지가 있다. 먼저, Standard logic IC를 이용하는 경우 비교

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 ... 및이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 6-bit 계산기 설계0. 요약 (Abstract)이번학기 프로젝트의 주제는 ALUs ... (Arithmetic logic units)를 이용한 n-bit 계산기 설계로 6-bit 입력을 구현하고 최대한 많은 연산을 구현하고자 하였다. 6비트 덧셈 계산기를 제작하였다. 7 s

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

기초실험 XOR, XNOR 결과보고서(틴커캐드)

실험 결과1, XOR GATEXOR GATE는 2개의 입력을 가지는 경우, 입력이 A, B일 때 출력은 AB’+A’B가 된다. XOR GATE는 입력 중 1이 짝수개인 경우 0이 ... 출력되고 1이 홀수개인 경우 1을 출력하는 특성을 가진다.1-1)2 개 입력 XOR GATE의 TRUTH TABLE왼쪽 사진은 2개의 입력을 가지는 XOR GATE에서 입력 ... 을 모두 0으로 주었을 경우이다. 입력 중 1이 0개, 짝수개를 주었고 결과는 0이 출력되는 것을 확인할 수 있었다.다음 왼쪽 사진은 동일하게 2개의 입력을 가지는 XOR GATE인데

리포트 | 16페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

로 구성 법칙의 이해- Boolean equation이 의미하는 바를 이해한다.- De Morgan의 법칙으로 불대수식을 간소화 할 수 있다.3. Logic gates를 이용 ... ) 3-input AND gate(SN54LS11, SN54S11 .... etc) data sheetLogic diagramFunction tablePin c ... 200001001000101001110100101t OR gate(74HC4075)Logic diagramFunction tablePin configuration? 3-input NAND gate(74HC10)Logic

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

. Basic Gates1) 실험목적1. Logic gates의 이해2. Logic 회로 구성 법칙의 이해- Boolean equation의 이해- De Morgan의 법칙 이해2 ... ) 실험이론· 기본 Logic gates에는 AND, OR, NOT, BUFFER가 있으며, 기본 gate의 확장으로는 NAND, NOR, XOR, XNOR 가 있다.· 가해지는 전압 ... (Boolean Algebra Equation): 입출력값의 문자와 기본 연산자들을 이용하여 Logic gate를 표현하는 식( AND: · (dot), OR: + (plus

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

]와 같이 Complementary CMOS Logic gates는 PMOS Pull-up network와 NMOS Pull-down network로 구성된다.이 때, Pull-up ... 1. Rule of Conduction Complements(Dual): [그림 1]은 NAND gate 회로를 나타낸다. eq \o\ac(○,1) PMOS: 병렬 연결 ... 를 구성하는 데 쓰인다.2. NAND, NOR layoutNAND layoutNOR layout eq \o\ac(○,1) NAND gate: PMOS로 이루어진 Pull-up

리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 1주차 결과레포트

logic circuit does operation with binary signals, 0 and 1. There are various kinds of gate such as ... reating project in right path, we should make specific logic gate and the entire block ... implementing and testing the logic circuit by simulation waveform and PYNQ board.Ⅱ. Research on theoryA digital

Non-Ai HUMAN
| 리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈3 해답

는 monotonicity woes 가 발생한다. 문제는 dynamic gate 뒤에 static inverter (static logic gate)를 붙인 형태의 domino gate 로 인해 해결 ... 4. Dynamic gate 의 monotonicity 에 대하여 설명하고 이 조건을 만족하기 위한 방안을 제안하시오. (2 점)Dynamic gate 는 evaluation ... 는 dynamic gate 는 input 의 값이 1 에서 0 으로 transition 되더라도 output 이 0 에서 1 로 transition 되지않는다. 즉, dynamic

Non-Ai HUMAN
| 시험자료 | 5페이지 | 2,500원 | 등록일 2022.11.07

다운로드 장바구니
0905 논리게이트 레포트

으로, [그림]의 표준 논리 기호에 나타난 것처럼 두 개 이상의 입력과 하나의 출력으로 구성된다. 하단의 진리표(truth table)에 따라 동작하는 논리곱(logical c ... 경우뿐이다. 만약 입력 중 어느 한 쪽이라도 참이 아니라면 AND 게이트의 결과 출력은 거짓이 된다.//[네이버 지식백과] AND 게이트 [AND gate] (두산백과)http ... 에 나타난 것처럼 두 개 이상의 입력과 하나의 출력으로 구성된다. OR 게이트는 하단의 진리표(truth table)에 따라 동작하는 논리합(logical sum)을 구현한 것

리포트 | 2페이지 | 2,000원 | 등록일 2024.06.16

다운로드 장바구니
판매자 표지

term project - ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계

Term ProjectSubject : 기초전자회로 및 실험 2Theme :ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계담당교수학 번 및 ... 이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계0. 요약 (Abstract)이번 학기 프로젝트의 주제는 ALUs ... (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계이다. 시/분/초 표시 가 가능하고 시간을 자유롭게 변경 가능한 디지털 시계와 1/10초 단위로 시간을 표시

리포트 | 14페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어 ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인할 수 있다. 또한 Schematic 방식으로 설계한 다양한 logic들(AND Gate, half

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 2주차 예비레포트 (basic of verilog)

, whose logic gate can be seen in pic 1. Take XOR to make sum and apply AND gate to two inputs to ... and generate two outputs of carry out and sum. The logic gate and the truth table of full adder

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.08.18 | 수정일 2023.01.07

다운로드 장바구니
판매자 표지

전자회로실험 Verilog 언어를 이용한 Sequential Logic 설계실험 레포트

1. 실험 제목Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표- Hardware Description Language(HDL)을 이해하고 그 사용 ... 방법을 익힌다.- Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3 ... . 실험 장비 및 부품- Digilent Nexys4 FPGA BoardFPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 ... ) Verilog 모델링 예시- 1-bit 반가산기 모델링 예 (Bit operator 사용)- 1-bit 반가산기 모델링 예 (Gate primitive 사용)- 1-bit 반가산기 ... 는 위로는 System Level의 행위적 기술(Behavioral Description)로부터 밑으로 Gate Level까지 포함된다. 즉, VHDL을 이용하여 Behavioral

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
Floating Gate FET를 위한 수직 전계 효과 트랜지스터의 집적 공정 개발 및 특성 분석 (Process Integration of Vertical Field Effect Transistors for Floating Gate FET)

대한전자공학회 정인우, 백승재

논문 | 7페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
[논리회로실험] 실험1. Basic Gates 예비보고서

) Logic gates에 대해 이해한다.2) Boolean equation과 De Morgan의 법칙에 대해 이해한다.2. 실험이론1) Logic gate란- 디지털 회로의 기본적인 요소 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 1. Basic Gates1. 실험목적1 ... 부문- AND, OR, XOR, NOT, NAND, NOR, XNOR 등 7가지- 서로 다른 전압으로 표현하기위해 전압을 HIGT(1), LOW(0)로 표시함2) AND gate

리포트 | 9페이지 | 1,500원 | 등록일 2023.05.27

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기