"Logic Gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설 adder 디지털집적회로 verilog HDL 4 bit Adder basic gates 기초실험 1 전전설2 논리회로설계실험 인하대 vlsi logic 연산과 gate

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic Gate" 검색결과 321-340 / 1,003건

디지털회로실험 예비보고서1

디지털회로실험< 실험1 예비보고서. 게이트, 스위치, LED, 그리고 logic 프로브 >-예비보고서-1. 목적1)TTL소자의 패키징 및 핀 번호를 확인하기 위한 데이터시트를 찾 ... 는 소자의 논리동작과 전기적 특성을 조사하라.DM7400QUAD 2-input NAND gate2)Debouncer에 대해 조사하라스위치가 전환될 때 A또는 B의 출력은 1과0 사이

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.09.25

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

- CMOS의 회로의 전기적 특성 -1. 실험목적1) CMOS를 이용한 논리소자가 Logic level을 판별하는 방법과 이상적인 논리 소자와 달리 실제 논리 소자가 어떤 특성을 가지 ... ) CMOS를 저항 모델로 보았을 때 DC 특성을 알아본다. 결과적으로 CMOS의 전기적 특성에 대해 알아본다.2. 이론① logic level & DC noise margins- 논리 ... 소자vel 판정방식*logic level : 논리 회로에서 2개의 논리값에 대응하는 신호값. 논리 조건(긍정 또는 부정)을 수치로 표시한 것으로 논리 대수에서는 긍정을 1, 부정

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
논리게이트 예비

REPORT예비보고서실험 목적논리 게이트의 동작 방법을 알아본다.TTL 논리 게이트의 문턱 전압에 대해 알아본다.기초 이론논리 게이트(Logic gate)컴퓨터 회로를 설계 ... Circuit)는 여러 가지 종류가 있지만, 현재 디지털 회로에 널리 사용되고 있는 집적회로로는 제조하는 기술에 따라 TTL(Transistor-Transistor Logic)타입과 CMOS

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.10.23

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험1 'Basic Gates'

실험 1. Basic Gates1. 실험의의- 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해서 이해하고 이러한 gate들로 구성 ... 된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.- 2-input logic gate를 이용하여 3-input logic gate ... 를 구성한다.2. 실험수행실험11) 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각의 입력에 대한 출력의 결과를 토대

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[논리회로설계실험]Decoder와 Encoder설계

- Behavioral Modeling(case문 사용) 동일한 진리표를 사용하여 설계하라.library IEEE; use IEEE.STD_Logic_1164.all;entity ... decoder_data_flow is Port ( x : in STD_LOGIC_VECTOR (2 downto 0); -- 입력이 3비트이므로 std ... _logic_vector를 이용했고 downto를 써서 자리 수를 정했다 EN : in Std_logic; -- 1 비트 입력은 굳이 vector표현을 필요로 하지 않

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Traffic Light Controller

logic과 output logic을 case문을 사용한 behavior design으로 구현하였을 경우와 gate들을 사용한 structural design하게 구현한 경우의 크기 ... and gate 2개와 2-input xor gate 1개, 2-input or gate 1개로instance되어 있다.output logic은 2-input and gate ... 인 Moore FSM을 이해한다. 구현하려는 신호등을 제어하는 logic이 만족해야 하는 규칙에 대해 이해한다. 이해한 내용을 바탕으로 Moore FSM을 적용하여 traffic

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... 는 2비트만 Output으로 사용하므로 가 된다. 따라서 아래 그림에서 Borrow는 부호를 나타내며, Difference는 A – B – C의 절댓값을 나타내게 된다.Logic ... Subtractor4-bit Full Subtractor4-bit Full Subtractor의 Logic Diagram은 다음과 같이 1-bit Full Subtractor를 4단계로 이어

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

table with numerous 1s/0s yields big logic-Plot shows number of transistors for N-bit adders, using ... -Alternatively, can use XOR gates : if sub input is 0, B’s bits pass through; if sub input is 1, XOR ... gates are used to produce the summands, and full adder modules are used to generate the required sums

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
기초 논리 회로 예비보고서

ConfigurationThis device contains four independent 2-input AND gates. It performs the Boolean function F=X ... *Y in positive logic.Absolute Maximum Ratings?Supply Voltage, Vcc : 7V?Input Voltage : 7VRecommended Operating Conditions

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2017.11.28 | 수정일 2021.12.16

다운로드 장바구니
Naver 소개

to the firm. Lee Hae Jin is a software talent like Bill Gates. He often doesn’t sleep for few days in ... with ENTJ personality type are often logical, critical and objective. They have the tendency to c

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2019.06.07

다운로드 장바구니
디지털 게이트의 전기적 특성

을 이해하고 동작 특성을 실험을 통해 확인한다.? TTL IC를 이해하고 실험을 통해 Digital gate의 특성을 파악한다.2. 이론1) Digital logic gate? 디지털 ... 를 결합하여 구성할 수 있다.2) TTL(Transistor-Transistor Logic)? TTL이란 트랜지스터-트랜지스터 로직(Transistor-Transistor Logic ... 는 제조회사를 나타내는 문자를 명칭앞에 붙인다. 예를 들어 "MC74LS00" 인 경우 모토롤라(MC가 모토롤라를 의미한다.)에서 만든 74LS00을 나타낸다.그림 NOT gate그림

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2010.07.14

다운로드 장바구니
카운터 레지스터 메모리 프로그램가능소자의 구조

(Coincident Decoding)7.4 프로그램가능소자 (PLD)프로그램이 가능한 소자로서 ROM외에 PLD(Programmable Logic Device)가 있다. PLD 구조는 AND ... )에 의한 PLD를 gate array라고 한다. (수천에서 수만개의 gate를 내장하고 있다). CAD에 의해 회로설계 (Interconnection과 gate 사이의 연결)를 한다 ... 다.Programmable Logic Array (PLA)의 내부구조와 일반적인 블록도를 다음에 보인다.(예 7-9) 다음의 논리함수를 PLA를 사용하여 구현하라.F_1 (A, B, C

Non-Ai HUMAN
| 리포트 | 25페이지 | 6,000원 | 등록일 2017.12.31

다운로드 장바구니
문자 출력기 설계 제안서

Digital Logic 과 7-segment 를 이용한 설계 제안서Contents 01 설계목표 및 배경 02 이론조 사 03 제작과정 04 예상비용1. 설계목표 및 배경 F ... - 채터링 가능성이 적다 토글스위치2 . 이론조사 7404 gate : 1 -input NOT gate X F 0 1 1 02 . 이론조사 7408 gate : 2-input AND ... gate X Y F 0 0 0 0 1 0 1 0 0 1 1 12 . 이론조사 7432 gate : 2-input OR gate X Y F 0 0 0 0 1 1 1 0 1 1 1 12

Non-Ai HUMAN
| 리포트 | 33페이지 | 4,000원 | 등록일 2018.03.04

다운로드 장바구니
[전자회로실험3과 예비레포트]직렬 및 병렬 다이오드 구조

게이트(Logic Gate)라고 한다.이는 논리에 따라 디지털 IC가 문(게이트)을 열어 1(High)을 출력하거나, 문을 닫아 0(Low)을 출력하는 동작을 특징적으로 나타낸다 ... .① AND 게이트AND 게이트는 AND 논리를 전자회로로 만든 것으로, 2개 이상의 입력 단자와 1개의출력 단자를 가지고 있다. AND 논리는 논리곱(Logical Product

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2017.06.10 | 수정일 2019.01.07

다운로드 장바구니
판매자 표지

제10장 래치와 플립플롭 예비보고서

의 동작원리를 이해한다.- 플립플롭의 동작을 실험을 통해 이해한다.2) 이론 및 실험- 순차논리회로디지털회로는 크게 조합논리회로(combinational logic)와 순차논리회로(s ... equential logic)로 분류된다.조합논리회로는 현재의 순간의 출력이 현재 순간의 입력에 의해서 결정되는 논리회로이다.순차논리회로는 현재 순간의 출력이 현재 순간의 입력 ... NAND gate)를 활용하면 구성이 가능하다. G입력을 항상 high로 두고 실험하자.G입력을 항상 high로 두면 입력이 3개인 NAND게이트를 입력이 2개 필요한 NAND게이트인

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2020.02.11

다운로드 장바구니
[아주대]논회실 예비 실험1. Basic Gates

실험1. Basic Gates실험 목적 eq \o\ac(○,1) Logic gates의 종류와 동작에 대해 이해한다. eq \o\ac(○,2) Boolean equation ... 과 De Morgan의 법칙을 이해한다.실험 이론 eq \o\ac(○,1) Logic gatesLogic gate의 종류에는 NOT, OR, AND XOR 등이 있다.논리 연산을 수행 ... , Physical value = 3~5 Volt그림 SEQ 그림 \* ARABIC 1 logic level과 noise margins eq \o\ac(○,2) AND gate: 입력

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.09.04

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

적으로 AND gate 논리회로를 설계하고 컴파일 하여 HEB COMBO에 적용 한뒤 회로가 올바르게 작동하는지 살펴보고, 이어서 Half Adder를 Schematic으로 설계 ... imulation위의 Behavioral Simulation의 결과에 하드웨어적인 요소가 반영된 시뮬레이션Target 디바이스와 핀 설정, 내부 Logic Cell 배치에 따라 delay ... 부터 프로그래밍까지 AND gate 논리회로를 예시로 설명.AND gate 프로젝트 생성프로젝트를 만들고 프로젝트를 실행할 폴더를 생성Schematic을 선택아래의 그림15와 같이

Non-Ai HUMAN
| 리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
Lab#02 [HBE-ComboⅡ-SE] board [Xilinx Spartan3] FPGA chip [ISE] digital design tool

onstraints > Floorplan Area/IO/Logic을 실행한다.(2)UCF파일생성핀의 정보를 담는 파일인 UCF파일을 생성한다.(3) I/O핀 설정I/O Port 부분 ... SimulationBehavioral Simulation에 하드웨어적인 요소가 반영된 시뮬레이션으로, Target디바이스와 핀설정, 내부 Logic Cell 배치에 따라 delay타임 ... & MethodMaterials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST (Synthesis tool

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
논리회로실험 결과보고서4 Multiplexer & Demultiplexer

Y1Y01XXXXXX0001110001110101010110110111실험에 대한 고찰? 이번 실험의 목적은 Multiplexer와 Demultiplexer를 Logic gate ... Multiplexer 회로를 구성해보는 것이었다. 74HC20은 4-INPUT NAND Gate이다. 회로 구성을 보면 왜 멀티플렉싱 기능이 있는지 알 수 있는데, S0와 S1의 값이 첫 번 ... 째 NAND Gate의 입력으로 모두 high가 들어가는 부분의 D-input이 출력값을 정하게 된다. NAND Gate의 4-INPUT에는 각각 S0, S1, E D-INPUT이 연결

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험1 'Basic Gates'

gates (AND, OR, NOT, NAND, NOR, XOR)논리연산 수행- 논리 값Low(L) - logic value = 0- Physical value = 0VHigh ... [예비보고서]1. 실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다- Boolean Eqs, De Morgan's law 이해2. 실험이론● logic ... (H) - logic value = 1- Physical value = 3~5VAND gatesOR

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기