"전자전기컴퓨터설계레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시립대멀티미터 전전설3 전전설1 시립대 전전설1 전전설3 CMOS 전전설3 RC

판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계레포트" 검색결과 161-180 / 693건

시립대_전전설2_Velilog_예비리포트_7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 목록1. 실험 목적2. 배경 이론3. 실험 코드 분석4. 참고 문헌1. 실험 목적이번 실험은 저번 시간에 이어 순차회로 (Sequential Logic Design) 를 설계해 보 ... 는 실험이고 그 중에서도 순차회로의 상태를 변화시키는 방법 중 하나인 Finite State Machine을 설계해 보는 실험이다. FSM중 Moore Machine, Mealy

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험9_예비

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험9. CMOS Inverter]예비레포트날짜: 2024.05.16.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법 ... 실험 순서실험 장비Ⅲ. 예비보고서예비보고서1예비보고서2예비보고서3Ⅳ. 참고문헌서론 (Introduction)실험 목적MOSFET 트랜지스터를 사용하여 CMOS Inverter 설계 ... 가 흐르지 않는다. PMOS의 임계 전압은 음수이다.실험 장비 및 실험 방법 (Materials & Methods)실험 순서실험 1실험 1-1회로설계NMOS의 소스에 ground

리포트 | 12페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
컴퓨터구조_에지트리거형 플립플롭(D-, JK-, T-)의 특성을 비교하고 설명해보자

REPORT컴퓨터구조에지트리거형 플립플롭(D-, JK-, T-)의 특성을 비교하고 설명해보자.제 출 일담당 교수아 이 디학 번이 름- 목 차 -Ⅰ. 서론Ⅱ. 본론1. 진리표 및 ... . 결론Ⅳ. 참고문헌Ⅰ. 서론트리거(Trigger)는 전기·전자 분야나 시스템 프로그래밍 등에서 특정 이벤트를 감지하는 데 사용되는 개념이다. 특히, 에지 트리거는 특정 사건 ... 에지(Falling Edge)를 검출하는 기능을 한다.예를 들어, 전기 신호의 관점에서 볼 때, 전압이 상승하는 순간에는 상승 에지가, 전압이 하강하는 순간에는 하강 에지가 각각

리포트 | 6페이지 | 3,000원 | 등록일 2024.11.10

다운로드 장바구니
판매자 표지

일반물리학실험 오실로스코프 작동법 결과레포트

있습니다. 전기로 구동되는 거의 모든 제품의 전기/전자 설계, 테스트 및 디버깅에 오실로스코프가 사용됩니다. 오실로스코프는 주기적 또는 반복 파형에 대한 전압 대 시간을 표시 ... 의 전압 크기에 따라 전자가 힘을 받아 표시 위치가 결정된다. x축으로는 시간에 따른 스캔을, y축으로는 신호의 크기를 조절함으로써 신호의 모양을 표시한다.디지털 방식현재는 컴퓨터 ... 일반물리학실험 오실로스코프 작동법 결과레포트1,추가이론2,실험결과3,고찰4,참고문헌오실로스코프의 정의 및 사용 방법오실로스코프의 주요 목적은 전압 대 시간을 측정하고 표시하는 데

리포트 | 9페이지 | 1,000원 | 등록일 2023.09.11 | 수정일 2023.09.13

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 은 저번 시간에 이어 순차회로 (Sequential Logic Design) 를 설계해 보는 실험이고 그 중에서도 순차회로의 상태를 변화시키는 방법 중 하나인 Finite State ... Machine을 설계해 보는 실험이다. FSM중 Moore Machine, Mealy Machine을 설계해보고 그를 이용해 Counter, Converter 등을 설계해 보는 것

리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
학점A+받는 영남이공대학 전자계열 마이크로컴퓨터 [반도체 공정과정]

Report반도체 공정과정에 대해과목:마이크로컴퓨터담당교수님:--- 교수님전공학과:전자계열 ICT전공학번:------성명:---제출날짜:2014년 5월 24일※Contents1 ... 패턴을 실제 1~5배를 확대하여 코치라고 불리는 유리판 위에 전자빔을 이용해 새기면 마스크가 됩니다.? Lithography(노광공정) : 설계한 회로 패턴을 웨이퍼로 옮기는 기술 ... ＆ Review.6. Reference data.1. Explain the "반도체".반도체란, 전기가 잘 통하는 도체와 통하지 않는 절연체의 중간적인 성질을 나타내는 물질입니다. 반도체

리포트 | 6페이지 | 3,000원 | 등록일 2020.11.01 | 수정일 2020.11.02

다운로드 장바구니
[2024/A+] 서울시립대_전전설3_실험1_예비

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험1. RC 회로]예비레포트날짜: 2024.03.15.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법실험 순서실험 ... 의 커서기능으로 두 그래프의 최대치 시간차, 를 측정이를 토대로, 위상차 찾기 :주파수를 변화하면서 위상 특성을 측정한 뒤 이론값과 측정 값을 비교실험 장비컴퓨터함수발생기 ... 는 다음과 같이 구할 수 있다.시간 상수는 다음과 같다.PSpice를 통해 출력 파형을 구한다.회로를 다음과 같이 설계한다.Simulate를 통해 출력 파형을 확인한다.초록색

리포트 | 10페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
서울시립대학교 전전설3 11주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#11 BJT Circuit (BJT Amplifier Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1

리포트 | 10페이지 | 2,500원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 12주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#12 BJT Circuit (Voltage follow Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1 ... follow[1-1] 다음 그림은 Q2N3904 Bipolar 트랜지스터를 사용한 Voltage follow 회로이다. PSPICE로 회로를 설계하여 구현하시오.Voltage ... 나 MOSFET을 활용하여 이러한 설계를 활용해 설계의 크기와 공정시간을 단축시킬 수 있을 것이라 생각한다.4. Reference (참고 문헌)HYPERLINK \l "본문1"[1] The

리포트 | 8페이지 | 2,500원 | 등록일 2021.03.20 | 수정일 2021.03.24

다운로드 장바구니
서울시립대학교 전전설3 10주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#10 MOSFET Circuit (MOSFET Amplifier Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1 ... 해 amplifier.실제 MOSFET설계를 하면, 특성에 오차가 생기는 것은 너무나 당연할 것이다. 각각의 특성에 대한 오차가 매우 작은 값이더라도, 이번 실험과 같이 증폭을 하는 경우에는 오차 ... 었고, 결과적으로 error를 줄이는 설계를 할 수 있었다.이러한 설계, 오차를 줄일 수 있는 설계는 더 많은 mosfet을 연결하며 설계를 하는 과정에서 더 빛을 낼 것이라 생각

리포트 | 9페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 2주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 이론 주석 깔끔)

Post-Lab Report- Title: Lab#2 RLC Circuit담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개

리포트 | 11페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 7주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#7 Diode Circuit (Rectifier Circuit Design)담당 교수담당 조교실 험 일학 번이 름목 차1 ... 정류 회로에 대하여 정현파 입력 가 인가되었을 때, 출력 파형 를 구하시오. 전자회로 I의 교재인 Microelectronic Circuits (5th Ed.)의 Table 3.1 ... 를 적용하기 위해 peak전류 측정. (이때, R=2)(단, )(단, )[2-1] 다음과 같은 전파 정류 회로에 대하여 정현파 입력 가 인가되었을 때, 출력 파형 를 구하시오. 전자회로

리포트 | 10페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 3주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#3 Operational Amplifier (Basic Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1 ... Lab이번 실험에서는 Op-amp를 활용해 차동 증폭기를 설계하여 이득 회로를 설계해본다. 추가적으로 op-amp를 활용하여 감산기를 만드는 실험에서 op-amp의 linear ... , 최댓값(op amp data sheet 참고)[1-1] 2개의 입력 신호를 subtract 하는 회로를 operational amplifier를 사용하여 설계하고 실험을 통하

리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 9주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#9 MOSFET Circuit (CMOS Inverter)담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction ... CMOS의 반전기 회로를 알아본다.나. Essential Backgrounds (Required theory) for this Lab(1) CMOS Inverter ... 았는데, 실제 PMOS Inverter를 설계할 때, p 채널 소자의 폭을 n 채널 소자 폭의 2~4배로 제작하여 Qn과 Qp를 매치시켜주어 Vm이 Vdd/2가 되도록 제작

리포트 | 10페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 3주차(1) 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#3 Operational Amplifier (Basic Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1 ... Lab이번 실험에서는 Op-amp를 활용해 반전 증폭기를 설계하여 이득 회로를 설계해본다. 추가적으로 op-amp를 활용하여 가산기를 만드는 실험을 통해 선형적인 특성을 확인해본다 ... ) Oerational Amplifier를 이용하여 설계하고 출력 신호의 식을 구하시오.사전조사에서 적은 내용과 같이 반전 가산기의 식은 다음과 같다.시뮬레이션 설계와 출력 분석

리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 6주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#6 Diode Circuit (Basic Circuit Analysis)담당 교수담당 조교실 험 일학 번이 름목 차1 ... , 를 구하시오. 전자회로 I의 교재인 Microelectronic Circuits (5th Ed.)의 Table 3.1 (pp. 165-166)을 참조하시오.실험 [1-1 ... Vout 파형이번 문제에서 설계한 회로는 clamping circuit라 부르는 회로이다.HYPERLINK \l "주석3"[3] 이 회로의 특징은 커패시터의 특성을 활용한 것이

리포트 | 10페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 5주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#5 Operational Amplifier (Active-RC Filter)담당 교수담당 조교실 험 일학 번이 름목 차1 ... 하도록 하겠다.[2-1] 다음과 같은 사양을 갖는 2차 필터를 설계하고 PSPICE를 통하여 주파수 크기 응답, 주파수 위상 응답 특성을 구하시오.- DC Gain = 2, =10kHz ... 위하여 칩의 pin diagram을 살펴 보고 +/- 전원 전압을 바르게 인가하시오.Op Amp pin diagram[1-2] 사전 보고서에서 설계한 필터를 구현하고 주파수 크기

리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 4주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#4 Operational Amplifier (instrumentation amplifier Circuit)담당 교수담당 조교실 ... 소개)가. Purpose of this Lab이번 실험에서는 Op-amp를 활용해 계측 증폭기를 설계하여 이득 회로를 설계해본다.나. Essential Backgrounds ... .끝으로 최종적인 표현식으로부터 이득은 단지 하나의 저항기 의 값을 변화시킴으로써 바꿀 수 있다는 것을 알 수 있다. 결론적으로 이 회로는 우수한 차동 증폭기이며, 다양한 전자기기

리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
서울시립대학교 전전설3 1주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#1 RC Circuit담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개

리포트 | 19페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험2_예비

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험2. RLC 회로]예비레포트날짜: 2024.03.22.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법실험 순서실험 ... 의 최대치 시간차, 를 측정이를 토대로, 위상차 찾기 :주파수를 변화하면서 위상 특성을 측정한 뒤 이론값과 측정 값을 비교가 되도록 RLC 회로를 설계하고 이론값과 실험값을 비교 분석 ... 실험 장비컴퓨터함수발생기오실로스코프RLC 회로브레드보드저항커패시터인덕터전선예비보고서예비보고서1위와 같은 RLC 회로에 대해서 계단파 입력 (t)가 인가되었을 때

리포트 | 13페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기