JFET 공통 소스 증폭기, 시뮬레이션

소개

JFET 공통 소스 증폭기를 구성하여 증폭기의 특성 및 동작 원리를 실험을 통하여 이해한다.

목차

1. 목적
2. 실험계기 및 부품
3. 이론적 배경
4. 시뮬레이션

본문내용

1. 목적
JFET 공통 소스 증폭기를 구성하여 증폭기의 특성 및 동작 원리를 실험을 통하여 이해한다.

2. 실험계기 및 부품

▶ 전원공급 장치 1대
▶ Oscilloscope 1대 (2채널)
▶ Function generator 1대 (100Hz ~ 1MHz)
▶ JFET : K30A
▶ 저항 : 12kΩ 2개, 22kΩ 1개, 470kΩ 1개, 10kΩ 1개
▶ 커패시터 : 0.1uF 2개, 10uF 1개 (전해)

3. 이론적 배경


▶ JFET란?
JFET 소신호 증폭기를 사용하기 위해서는 적당한 VGS와 VDS값을 인가시켜야 한다. 이와 같은 바이어스 회로를 구성하기 위하여 자기 바이어스와 전압 분배 바이어스가 있다.
먼저 JFET(The Junction Field Effect Transistor)는 바이폴라 트랜지스터는 낮은 입력임피던스, 고주파에서의 낮은 이득, 그리고 콜렉터 에미터간 전압이 낮으면(대개 2V보다 작은 경우) 비선형 특성을 가진다. 입력 임피던스는 트랜지스터의 베이스-이미터 Junction이 순방향 바이어스가 걸린다는 것을 가만하면 당연히 그렇게 될 수 밖에 없다는 것을 알 수 있다.
JFET은 바이폴라 Junction Transistor의 문제점들의 일부를 극복할 수 있다. JFET은 n채널과 p채널의 두 종류로 구분된다.

▶ Bias란?
트랜지스터와 진공관 등의 전자 소자에 소정의 동작점을 주기 위하여 전극에 일정한 직률 전압이나 전류를 가하는 것, 또는 그와 같이 하여 가하는 직류 전압이나 전류, 전압을 가리키는 경우는 바이어스 전압, 전류를 가리키는 경우는 바이어스 전류라 한다. 바이어스를 쉽게 표현하자면 어떤 소자나 부품이 정상적으로 동작을 하게끔 외부에서 가해주는 전압, 전류 등을 의미한다.

참고자료

· 없음