전자회로실험 예비보고서 - 소스 공통 증폭기 ( A+ 퀄리티 보장 )

목차

1. 실험목적
2. 기초 이론
3. 실험 부품 및 장비
4. 실험 과정
5. PSPICE 시뮬레이션
6. 참조문헌

본문내용

1. 실험목적
1) MOSFET의 드레인 특성을 실험적으로 결정한다.
2) MOSFET 증폭기에 대한 바이어스 방식을 공부한다.
3) 소스 공통 증폭기의 전압이득을 측정한다.

2. 기초 이론
인핸스먼트형 MOSFET
인핸스먼트형은 정상동작을 위해 채널을 유기할필요가 있는 구조이다. 드레인과 소스 사이에 채널이 형성되어 있지 않고, N형 드레인과 그림에서 보는 바와 같이 P형 기판에 의해 분리되어 있다. 그림에서 보면 기판 위에 매우 얇은 SiO2 막(절연막)을 형성하고, 그 귀에 게이트로 작용하는 금속이 증착된다. 그리고 게이트,드레인 소스 및 기판에 전극용으로 오믹(ohmic) 접촉이 형성된다. 기판이 내부적으로 소스와 접속되는 경우에는 기판 리드선이 불필요하다. 만일 게이트전압 0이면 전도채널이 형성되지 않아 드레인전류는 0이된다. 이때소스와 드레인간에 고저항을 가지며 스위치로 동작할 수 있다.

MOSFET은 한가지를 제외하고는 인핸스먼트형과 동일하다. 즉, N형 채널을 가지고 있다. FET는 정(正) 및 부(負) 게이트로 동작될 수 있다. 게이트가 정일 때 FET는 Enhancement mode로 동작하고, 부일 때는 Depletion mode로 동작한다.
Depletion MOSFET은 N기판에 P채널을 형성하여 만들 수도 잇다. N 및 P채널 Depletion MOSFET에 대한 회로 기호를 위에 나타내었다. 여기에서 수직 채널선은 점선이 아니다. 왜냐하면 소자가 ‘normally ON’ 상태이기 때문이다. MOSFET에 대한 드레인 특성 곡선은 JFET의 것과 비슷하다. 그림은 N채널 Depletion MOSFET에 대한 드레인 특성 곡선을 보여 주고 있다.

JFET과 바이어스
JFET은 위와 같은 모습을 하고 있다. 하늘색 부분이 N 채널 이라고 적혀있다. P형 반도체도 있지만 전자 혹은 정공이 전도현상에 참여하게 되는 것은 이 하늘색 부분이다. 우선 D에 (+), S에 (-)를 걸어 준다.

참고 자료

Sedra, A., &Smith, K. C. (n.d.). Laboratory manual for microelectronic circuits (3rd ed., Vol. 1). Fort Worth, TX: Saunders College Pub.
Razavi, B. (2014). Fundamentals of microelectronics (2nd ed., Vol. 1). Hoboken, NJ: Wiley, John Wiley &Sons, Inc.