Altera FPGA 와 Max+2 를 이용한 알람 기능의 디지털 시계 설계 및 구현

소개

- Coding & compile : Altera Max+2 ver.10 Student License (Based on Win XP)
- Target Device : 한백전자 HBE-COMBO-D1 (FPGA : Altera ACEX EP1K100QC208-3)
를 이용한 디지털 알람시계 설계 및 구현에 관련된 자료

목차

<b>[작성소스]
디지털시계응용_설계 및 구현(메시지표시기능이있는 알람시계 구현).hwp
디지털시계응용_설계 및 구현(메시지표시기능이있는 알람시계 구현)_목차.hwp
추가돤_블럭다이어그램작성.hwp</b>

0. 개 관
□ 구현환경 및 장비
□ 설계 취지

1. 알람기능의 디지털 시계 설계
□ 사용자 인터페이스
□ 전체 시스템 다이어그램 (설명첨가)
□ 실제 구현Source
□ 알람기능의 실제 검증

2. Dot Matrix를 이용한 Text shift 형식의 메시지 출력구현
□ 전체 시스템 다이어그램
□ 실제 구현Source
□ Text Shift 동작 검증

3. 상위 두 모듈을 혼합한 메시지 표시 기능을 가진 디지털 알람 시계의 구현
□ 합병시 변형부분에 대한 설명
□ 혼합기능 알람시계의 검증

4. 프로젝트 진행 후기
□ 프로젝트 진행 후기

[첨부]
□ 메시지표기가능 디지털 알람 시계 전체Source

본문내용

- inc_DSP_indicator : Chagne_mode가 변경시키는 모드 신호를 참조하여 해당 시그널의 정보를 할당하여준다. 여기서는 하나의 segment 점멸정보를 8bit의 Com신호의 설정상태를 확인하여 해당 7segment 활성화 하여 숫자를 Display 한다.

...

- change_mode : 장비의 Switch_1과 Switch_2의 신호를 감지하여 모드를 변경한다. 본 시스템에서는 일반시간표시 모드, 시간정정모드, 알람시간 정정모드가 존재하며 해당 모드 간 변환의 Switch가 2개로 할당한 이유는 다음과 같다.

만약 시간이 진행되고 있는 상태에서 알람시간 설정모드를 활성화 할 시 하나의 스위치에 의해서 전환된다면 시간설정모드를 지날 경우 현재 잘 진행되고 있는 시간이 멈추게 되는 현상을 우려 할수 있기 때문이다. 때문에 현재 시간설정 ↔ 일반시간 표시모드를 하는 Switch_1과 알람시간설정 ↔ 일반시간 표시모드의 양 동작을 분리해서 설계한다.

참고자료

· 없음