"altera"의 검색결과 입니다.

통합검색(176)
리포트(160)
자기소개서(9)
논문(4)
시험자료(1)
ppt테마(1)
노하우(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 quartus 디지털시계 광운대 기전실 10진 alu 설계

'altera' 초안, 3분이면 완성

AI가 맞춤 레포트 초안을 작성해 드립니다.

지금 시작하기 →

판매자 표지는 다운로드시 포함되지 않습니다.

"altera" 검색결과 1-20 / 176건

ALTERA 임베디드 기가비트 트랜시버 테스트 (ALTERA Embedded Gigabit Transceiver Measurement for PCI Express Protocol)

대한전자공학회 권원옥, 윤석한, 박경, 권혁제

논문 | 10페이지 | 무료 | 등록일 2025.05.10 | 수정일 2025.05.18

다운로드
전염병에 대한 17세기 개혁파 정통주의의 신학적 이해: 안드레아스 리베투스(1572-1651)의 Antidotum Contra Pestem & malorum omnium과 Epistolae duae, una, de Pestis contagio & fuga, altera, de termino vitae fatali an mobili를 중심으로 (The Study of the Reformed Orthodoxy’s Theological Understanding of Plague in the 17th Century: The Analysis of Andreas Rivetus’ Antidotum Contra Pestem & malorum omnium and Epistolae duae, una, de Pes)

고신대학교 개혁주의학술원 유정모

논문 | 44페이지 | 무료 | 등록일 2025.05.12 | 수정일 2025.05.18

다운로드
altera quartus를 컴파일부터 클럭파형까지 실습정리.

알테라사용법 전자공학-장**입력 : input출력 : output저장시 여기 누르면 이름바뀌면서 저장됨을 확인할수 있다.주기설정하기1ns가 앵간함.규격에맞게 설정하기주기가 깔끔하기 1ns씩 나옴.파동설정하기시뮬레이션하기주기설정해서 파동만들기한번누르기counting va..

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,500원 | 등록일 2019.03.16

장바구니 다운로드
Altera Maxplus를 이용한 디지털시계 구현

디지털 논리회로 설계시간에Altera Maxplus를 이용하여 디지털 시계를 구현Maxplus 디지털시계 파일, 결과보고서 자료 포함1. 설계 목적 - MaxPlus 프로그램

Non-Ai HUMAN
| 리포트 | 11페이지 | 3,000원 | 등록일 2010.10.03

장바구니 다운로드
Altera Quartus(Verilog)를 이용한 디지털시계 구현

Altera Quartus 프로그램을 이용하여 Verilog로 프로그래밍한 디지털 시계한백전자 Soc-Entry-kit || 에 다운로드하여 작동가능(7-segment 구분점 출력, 초당 LED점등, 설정한 시간마다 소리출력)Verilog 소스와 발표PPT자료 포함

Non-Ai HUMAN
| 리포트 | 12페이지 | 4,000원 | 등록일 2010.10.03

장바구니 다운로드
FPGA를 이용한 디지털 시스템 설계, Quartus로 ALTERA 코딩을 한 볼링 게임

시간부터 ALTERA라는 보드를 사용하여 quartus라는 프로그램으로 verilog로 LED, FND, VGA를 코딩하였는데 최종프로젝트는 이 모든 것을 사용해야하는 것이어서 쉽

Non-Ai HUMAN
| 리포트 | 1페이지 | 5,000원 | 등록일 2012.12.26

장바구니 다운로드
디지털시스템설계 - VHDL을 활용하여, ALTERA칩으로 DOOR LOCK(도어락)을 구현하였습니다.

작품 개요- If문, case문, state문 이용.- Password 입력 시, 저장된 Password와 입력한 Password가 같으면 녹색 LED가 들어와, 문이 열렸다는 것을 표현했고, Closed 상태에는 빨강 LED가 항상 출력되 있도록 만들었다. 클럭 분..

Non-Ai HUMAN
| 리포트 | 15페이지 | 3,000원 | 등록일 2013.01.23

장바구니 다운로드
Altera Quartus 디지털 시계 알람, set기능

1. 문제 정의 - 알람 기능을 가진 디지털시계 설계 - SW0 : 시계를 Set하는 신호 -> 0 : 모든 기능 정지, 1 : 동작 SW1 : view mode select signal -> 0 : Am, Pm 1시~12시, 1 : 0시~23시 SW2 : 알람..

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,500원 | 등록일 2009.06.08

장바구니 다운로드
Altera MAX_PLUS program 및 FPGA 사용설명[예비+결과]

1. 목적 가. Altera MAX_PLUS program의 사용법을 익힌다. 나. Program을 이용하여 FPGA를 동작시켜본다. 다. NAND 와 NOR gate

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.03.28

장바구니 다운로드
[토끼] VHDL로 구현한 4 state 구현, Altera 보드로 LED2 상태로 시뮬레이션 및 확인

과제: 1) Model Sim에서 Simulation2) Synplify (RTL view)아래 그림의 상태도와 Block diagram을 참고하여 VHDL로 구현 및 합성< 과제를 표현한 상태도 >< 간략한 블록 다이어그램 >(1-1) 4state 의 구현 - (수월..

Non-Ai HUMAN
| 리포트 | 16페이지 | 3,000원 | 등록일 2013.01.17 | 수정일 2020.07.13

장바구니 다운로드
altera quatusII DE2보드를 이용한 디지털 시계(알람, 타이머, am/pm, 시간설정)

device family : cyclone IIavailable device : EP2C35F672C6pin 설정clk, reset, c_mode, s_data, c_data : in std_logic;clk

Non-Ai HUMAN
| 리포트 | 3,000원 | 등록일 2012.02.01 | 수정일 2015.01.05

장바구니 다운로드
[디지털 시계]알테라(Altera) 를 이용한 디지털 시계 구현

구현을 통해 simulation & verification의 중요성 이해.2. 사용 부품 및 계측기⇒ 알테라(Altera)3. 이론적 내용 및 모의실험① 카운터 설계◎ MOD-3

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,000원 | 등록일 2005.11.28

장바구니 다운로드
[VHDL] FPGA (Xilinx & Altera)

FPGA들은 각각 다른 technology들을 사용함으로써 구조도 각각 다르게 되는데 상업적으로 가장 많이 쓰이는 FPGA들에는 Xilinx, Altera, Actel가 있 ... -9000XC 400064-9002000-20000■ Altera FPGA■Logic Array Block(LAB)이라 불리는 거대한 프로그램 가능한 블록들과 PIA ... (Programmable Interconnect Array)라 불리는 routing resource들로서 연결된다. 일반적인 구조는 그림 4에 나타내고 있다.{■Altera의 logic

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2002.04.20

장바구니 다운로드
VHDL설계 QUARTUS2, altera, HBE-COMBO2이용한 piezo멜로디 설계(핀설정 완벽)

VHDL설계 QUARTUS2, altera, HBE-COMBO2이용한 piezo멜로디 설계(핀설정 완벽)

Non-Ai HUMAN
| 리포트 | 5,000원 | 등록일 2008.12.22

장바구니 다운로드
Altera FPGA 와 Max+2 를 이용한 알람 기능의 디지털 시계 설계 및 구현

- inc_DSP_indicator : Chagne_mode가 변경시키는 모드 신호를 참조하여 해당 시그널의 정보를 할당하여준다. 여기서는 하나의 segment 점멸정보를 8bit의 Com신호의 설정상태를 확인하여 해당 7segment 활성화 하여 숫자를 Display..

Non-Ai HUMAN
| 리포트 | 41페이지 | 2,500원 | 등록일 2007.03.29

장바구니 다운로드
[공학]Altera FPGA를 이용한 도트매트릭스 에서의 글자 이동 구현 (소스코드 포함)

library ieee;use ieee.std_logic_1164.all;entity ud_scan_line_shift isport(CLK, RESET : in std_logic; -- 쉬프트 모듈 구동 클럭 -- 쉬프..

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,500원 | 등록일 2007.03.29

장바구니 다운로드
Altera Quartus를 이용한 디지털시계 설계 소스 및 ppt 자료(시계,알람,스탑워치 기능포함 소스)

디지털 설계소스 및 파워포인트 자료목차1.시계의 기능 및 작동원리2.블록다이어그램 및 코드3.시뮬레이션 결과

Non-Ai HUMAN
| 리포트 | 15페이지 | 4,000원 | 등록일 2008.11.03

장바구니 다운로드
최첨단 AI 인공지능 기술 심층 분석 파워포인트 템플릿

Solutiorsa ones 50% Example #1 scuffed Altera some inject rations say Lorem 67% Example #2 scuffed Altera ... some inject rations say Lorem 90% Example #3 scuffed Altera some inject rations say Lorem Ai ... snuff reed Altera infected Subtitle Text Here suffered majohave alteration sauced rented molest may

Non-Ai HUMAN
| ppt테마 | 24페이지 | 2,000원 | 등록일 2025.10.25

장바구니 다운로드
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

(Altera, Xilinx)-Vivado Design Suite 2014.4-Digilent adept system_v2.16.44. 관련 이론-FPGAFPGA(field

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

장바구니 다운로드
[논리회로설계실험]VHDL을 활용한 LCD설계

-display-interfacing-with-altera-fpga-vhdl/" http://www.digital-circuitry.com/Wordpress/hd44780-lcd ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

장바구니 다운로드

이전10개12 3 4 5 6 7 8 9 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감