중앙대학교 아날로그및디지털회로 결과보고서 10

소개

"중앙대학교 아날로그및디지털회로 결과보고서 10"에 대한 내용입니다.

목차

1. 설계실습 내용 및 분석
1) 8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작
2) 8-4-2 Bread Board를 활용한 RS 래치 구현 및 동작
3) 8-5. RS 플립플롭의 구현 및 동작

2. 결론

본문내용

구성한 회로는 위의 사진과 같다. CLK의 경우 5V로 계속 high를 넣어줄 때와 0V의 low를 계속 넣어줄 때로 나누어 분석을 진행한다.

먼저 CLK가 5V, 즉 high일 때이다.
입력 파형으로는 사각 펄스 입력을 사용하였으며, S 신호는 4us의 주기, 2us의 진폭을 가진 초록색 파형, R 신호는 5us의 주기를, 3us의 진폭을 가진 빨간색 파형을 사용하였다.
출력 결과로 나타난 파란색 파형은 논리 게이트를 지나며 weak해진 신호지만, 각각 3V, 1.2V 정도로 high, low를 구별할 수는 있다. 따라서 3V의 경우 high로, 1,2V의 경우 low로 인식한다.
먼저 0~2us사이의 S, R 모두 1인 경우는 보통 금지된 입력이다. 하지만 논리 게이트를 지난 결과는 high로 측정되었다.
2us~3us에서 S는 low, R은 high일 경우 출력 Q는 low를 가진다.
3us~4us 사이의 S,R 둘 다 low일 경우는 Q는 Low를 가지며, 이는 이전 신호를 hold하는 것으로 판단할 수 있다.
4us~5us 사이의 S는 high, R은 low를 가질 때 Q는 high이다.
이후는 같은 분석이 반복되며, 둘 다 high일 경우 Q도 high로 관찰이 되지만 실제 실험이나 논리표 상태로는 금지된 입력에 해당하는 값이다. 시뮬레이션 결과를 정리한 표는 실제 논리표와 같다.

참고자료

· 없음