홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+

소개

"홍익대학교 디지털논리실험및설계 5주차 예비보고서"에 대한 내용입니다.

목차

1. 실험 준비
2. 실험 결과

본문내용

1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. [그림 2] 의 회로가 전가산기로 동작하는 원리를 설명하시오.

전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니다. 즉, 기본적으로 전가산기는 1비트 크기의 2진수 3개를 입력으로 받아서 그것들의 이진 덧셈 결 과를 출력하는 시스템이라고 생각할 수 있습니다.

전가산기의 진리표로부터 합의 출력과 출력 캐리를 입력에 대한 함수로 유도할 수 있는데, 합의 출력 (Σ) = (A XOR B) XOR C(in)이고 출력 캐리 (C(out)) = (A AND B) OR {(A XOR B) AND C(in)}이 됩니다. 따라서 [그림 2]의 회로는 전가산기로 동작하게 됩니다.

1.2 응용 실험 (1), (2)의 회로를 구현하시오.
응용 실험 (1)
응용 실험 (2) Σ3, Σ2, Σ1의 결과는 LED를 통해 확인할 수 있습니다.

참고자료

· 없음