총 2,398개
-
논리회로설계실험 3주차 Adder 설계2025.05.151. 1-bit Full Adder 이번 실습에서는 1-bit full adder를 dataflow modeling과 gate-level modeling 두 가지 방법으로 직접 구현해 보았습니다. truth table과 Karnaugh map을 이용해 구한 Boolean expression을 바탕으로 구현하였으며, 이를 통해 adder의 작동 방식을 더 깊이 이해할 수 있었습니다. 2. 4-bit Full Adder 1-bit full adder를 이용하여 4-bit full adder를 구현하였습니다. 4개의 1-bit full ...2025.05.15
-
중앙대 전자회로 설계 실습 예비보고서 3_Voltage Regulator 설계2025.01.111. 전자회로 설계 이 보고서는 전자회로 설계 실습의 일환으로 전압 레귤레이터 회로를 설계하는 과정을 다루고 있습니다. 주요 내용으로는 부하 저항, 리플 전압, 다이오드 저항 등의 요소를 고려하여 교류 입력 전원의 크기와 커패시터 값을 계산하는 과정, 그리고 PSPICE를 활용한 회로 분석 결과 등이 포함되어 있습니다. 2. 전압 레귤레이터 설계 이 보고서는 전압 레귤레이터 회로 설계에 대한 내용을 다루고 있습니다. 부하 저항, 리플 전압, 다이오드 저항 등의 요소를 고려하여 교류 입력 전원의 크기와 커패시터 값을 계산하는 과정을 ...2025.01.11
-
OP-amp 아날로그회로 설계 프로젝트2025.01.051. Folded-Cascode OP-Amp 설계 Folded-Cascode OP-Amp 설계에 대한 내용이 포함되어 있습니다. 회로 구조, 설계 과정, 사양 및 시뮬레이션 결과 등이 자세히 설명되어 있습니다. 이를 통해 Folded-Cascode OP-Amp의 특성과 설계 방법을 이해할 수 있습니다. 2. Charge Scaling DAC 설계 Charge Scaling DAC 설계에 대한 내용이 포함되어 있습니다. 회로 구조, 레이아웃, 시뮬레이션 결과 등이 자세히 설명되어 있습니다. 이를 통해 Charge Scaling DAC...2025.01.05
-
A+ 전자회로설계실습_Voltage Regulator 설계2025.01.211. 전파정류회로 전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압공급기(DC power Supply)를 설계, 구현, 측정, 평가하는 것이 이 실습의 목적입니다. 전파정류회로는 입력 주파수의 1/2배인 출력 주파수를 가지며, 이를 이용하여 출력 전압의 리플 전압을 최소화하도록 설계합니다. 2. 전원 설계 5 KΩ의 부하(RL)에 걸리는 직류전압의 최대치(Vp)가 4.4 V이며, 리플(Vr)이 0.9 V 이하가 되도록 교류 입력 전원의 크기와 커패시터(C)의 크기를 설계합니다. 다이오드의 저항은 0.7 KΩ으...2025.01.21
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
[전기회로설계실습] 설계 실습 4. Thevenin 등가회로 설계2025.05.131. Thevenin 등가회로 설계 본 실험은 복잡한 회로를 간단한 등가회로로 만드는 Thevenin등가회로를 직접 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는데에 의의가 있다. 브리지회로를 구성하여 R_L에 걸리는 전압과 전류를 측정하였고, 오차율이 0.3%로 비교적 정확한 실험이 이루어졌다고 판단된다. R_Th와 V_Th를 측정하여 이론값과 비교한 결과 오차율이 작은 것으로 나타났다. 설계한 등가회로 검증실험에서 복잡한 회로가 Thevenin의 정리가 적용됨을 오차율 0%로 검증하였다. 추가적으로 R_L이 R_Th와 ...2025.05.13
-
아날로그 및 디지털 회로 설계 실습 (결과) - 카운터 설계 A+2025.01.291. 동기 8진 카운터 설계 실험 조 (김민정, 김보민, 조선, 최수빈)은 동기 8진 카운터 회로를 설계하였습니다. 회로 구성은 그림 11-1과 같이 3개의 플립플롭을 사용하여 구현하였고, 출력 Q1, Q2, Q3에 LED를 연결하였습니다. 버튼 스위치를 통해 카운터를 동작시키고, 채터링 방지 회로를 추가하여 첫 번째 플립플롭의 CLK 단자에 연결하였습니다. 버튼을 누르면서 카운터가 정상적으로 동작하는지 확인하였고, 채터링 방지 회로를 거치지 않고 버튼 스위치 출력을 연결했을 때의 결과와 비교하였습니다. 실험 결과 동기 8진 카운터...2025.01.29
-
아날로그 및 디지털 회로 설계 실습 결과보고서10 7segment/decoder 회로설계2025.05.151. 7-segment LED 7-segment LED의 특성을 확인하였다. common anode type과 common cathode type이 있으며, anode가 모두 공통으로 Vcc에 연결되어 있는 경우 점등시키고자 하는 LED만 ground에 연결하면 되고, cathode가 모두 공통으로 ground에 연결되어 있는 경우 점등시키고자 하는 LED만 Vcc에 연결하면 된다는 것을 알게 되었다. 2. Decoder Decoder는 binary 입력을 받아 7-segment LED를 점등하기 위해 7개의 출력 bit를 가지는 ...2025.05.15
-
아날로그및디지털회로설계실습 (예비)설계실습 11. 카운터설계 A+2025.01.291. 4진 비동기 카운터 4진 비동기 카운터의 동작을 설명하고, 1MHz의 구형파를 입력했을 때 Q1 신호의 주파수는 500kHz, Q2 신호의 주파수는 250kHz임을 확인하였다. 입력 신호, Q1 신호, Q2 신호의 파형을 그림으로 나타내었다. 2. 8진 비동기 카운터 버튼 스위치를 입력으로 사용하여 8진 비동기 카운터를 설계하였다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태를 확인할 수 있도록 하였다. 3. 10진 비동기 카운터 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터를 설계하였다...2025.01.29
-
중앙대학교 전자회로설계실습 결과보고서 3 - Voltage Regulator 설계2025.01.241. 전자회로 설계 이 보고서는 중앙대학교에서 진행된 전자회로 설계 실습 결과를 다루고 있습니다. 주요 내용은 브리지 방식 정류회로 설계, 정류 현상 관찰, 다이오드와 커패시터 특성 이해, Voltage Regulator를 통한 AC-DC 변환 및 정전압 유지 등입니다. 실험 과정에서 발생한 오차 요인 분석과 개선 방안도 제시되어 있습니다. 2. 브리지 정류회로 보고서에서는 4개의 다이오드를 사용하는 브리지 방식 정류회로를 설계하고 제작하였습니다. 정류회로 양단의 전압차를 측정하여 실제 사용된 변압기의 비율이 1:1.27임을 확인하...2025.01.24
1 / 240
