[전자회로실험]실험7결과 Output Stage 입니다.

소개

전자회로실험 Output Stage 실험결과보고서입니다.
피스파이스 해석 및 실험 결과 사진 모두 첨부되어있습니다.

목차

▣ 실험 목적
▣ 결과 보고서 및 시뮬레이션과 비교
※ 실험 측정값 및 시뮬레이션 비교
※ Q1에 흐르는 IE, IC, IB 전류
Signal Operation :
※ 실험 측정값 사진
◉ S to B
◉ A to B
3) 입력 amplitude를 증가시키면서, 입력 S와 출력 B의 peak 전압을 측정하시오.
※ 입력 삼각파형의 VP-P = 1V로 증가시켰을때




※ 입력 삼각파형의 VP-P = 5V로 증가시켰을때
※ 입력 삼각파형의 VP-P = 10V로 증가시켰을때
※ 입력 삼각파형의 VP-P = 20V로 증가시켰을때
※ 입력 삼각파형의 VP-P에 따른 S to B 전압이득 변화
4) 측정결과를 이용하여, 입력과 출력 전압의 관계를 그래프로 그리시오. 또한 출력이 포화될 때의 입력과 출력 전압을 표시하시오. 이 때, device의 b를 구하시오.

본문내용

▣ 실험 목적
Class-A output stage를 설계하고 SPICE 시뮬레이션 하시오.
Class-B output stage를 설계하고 SPICE 시뮬레이션 하시오.
Class-AB output stage를 설계하고 SPICE 시뮬레이션 하시오.
▣ 결과 보고서 및 시뮬레이션과 비교
Class-A Output Stage 검증
- Setup & Measurement
DC Bias :
1) 입력노드 S 를 Ground로 연결하고, 노드 B에 부하저항을 연결하지 않는다.
2) A∼F 노드의 전압을 측정하고 Q1의 전류와 b를 구한다.
※ 시뮬레이션 결과
※ 실험 결과(각 노드의 전압)
A 노드




3) 측정결과를 이용하여, 입력과 출력 전압의 관계를 그래프로 그리시오. 또한 출력이 포화될 때의 입력과 출력 전압을 표시하시오.
※ 입력 삼각파형의 VP-P = 0.2V일 때 입.출력 관계도
VP-P = 0.2[V] 일때 입.출력 관계도
VP-P = 0.2[V] 일때 입.출력 관계도(시뮬레이션)
※ 위의 사진에서 확인하여 포화되는 값이 없이 입력전압이 증가할수록 출력 전압도함께 증가하고 있는 선형 그래프를 볼수 있다.
※ 입력 삼각파형의 VP-P = 0.5V일 때 입.출력 관계도
VP-P = 0.5[V] 일때 입.출력 관계도
VP-P = 0.5[V] 일때 입.출력 관계도(시뮬레이션)
※ 위의 사진에서 확인하여 포화되는 값이 없이 입력전압이 증가할수록 출력 전압도함께 증가하고 있는 선형 그래프를 볼수 있다.
※ 입력 삼각파형의 VP-P = 1V일 때 입.출력 관계도
VP-P = 1[V] 일때 입.출력 관계도
VP-P = 1[V] 일때 입.출력 관계도(시뮬레이션)
※ 위의 사진에서 입력전압이 증가할수록 출력 전압도 함께 증가하고 있는 그래프로 확인된다. 하지만 자세히 보면 약간 편평한 모습도 보이는데 실험에서는

참고자료

· 없음